学位论文 > 优秀研究生学位论文题录展示

基于9管单元的高读稳定性低静态功耗存储器设计

作　者: 赵慧卓
导　师: 肖立伊
学　校: 哈尔滨工业大学
专　业: 微电子与固体电子学
关键词: 9管存储单元 静态低功耗 噪声容限 灵敏放大器 行选择器
分类号: TP333
类　型: 硕士论文
年　份: 2010年
下　载: 53次
引　用: 0次
阅　读: 论文下载
 

内容摘要


随着半导体技术的不断发展,工艺特征尺寸不断缩小,芯片逐渐进入纳米阶段,静态功耗在总功耗中的比例迅速增加。同时工作电压的降低,随机掺杂导致的阈值电压变化增大,给SRAM(static random access memory)的读写稳定性也带来了挑战。本文即针对130nm工艺下存储器的读稳定性和静态功耗问题进行了分析和设计。本文首先对静态低功耗技术和稳定性技术做了介绍,然后对9管存储单元的结构、原理和性能做了深入的研究,由理论分析及仿真对其尺寸进行了优化和确定。并通过与传统的6管单元在相关性能上的比较阐述了其在静态功耗和读稳定性上的优点,得到了9管单元的噪声容限比传统6管单元提高了1倍左右,静态功耗降低了20%左右的结论。接下来介绍了SRAM存储器的整体设计思路及其工作原理,确定了所需外围电路的种类并对SRAM存储器整体结构做了相应规划。本文以9管存储单元为核心设计了一个8k容量的SRAM。具体结构包括存储单元阵列;地址译码电路;灵敏放大电路;位线充电电路和行、列选择电路等。主要对译码电路,灵敏放大电路进行了结构及低功耗设计。同时针对9管存储单元特殊的读写时序控制要求设计了行选择器。本文设计的以9管存储单元为核心的8k SRAM的静态功耗,比以6管单元为核心的存储器的静态功耗降低了15%左右;工作频率为100MHz,读取时间约1.3ns。而对灵敏放大器、译码电路以及预充电路的低功耗设计也起到了降低总功耗的作用。

全文目录


摘要  4-5
Abstract  5-9
第1章 绪论  9-17
  1.1 课题背景  9-12
    1.1.1 静态功耗问题概述  10-11
    1.1.2 稳定性问题概述  11-12
  1.2 SRAM静态低功耗技术现状  12-15
    1.2.1 SRAM静态功耗概述  12-13
    1.2.2 SRAM低功耗技术简介  13-15
    1.2.3 国内外现状  15
  1.3 SRAM稳定性技术现状  15-16
    1.3.1 稳定性技术  15
    1.3.2 国内外现状  15-16
  1.4 本文的主要研究内容  16
  1.5 本文结构  16-17
第2章 新型9 管存储单元分析与设计  17-29
  2.1 存储单元结构  17-18
    2.1.1 6 管存储单元结构  17
    2.1.2 9 管存储单元结构  17-18
  2.2 数据维持原理  18-19
  2.3 单元读写原理分析  19-20
    2.3.1 读操作原理  19-20
    2.3.2 写操作原理  20
  2.4 存储单元尺寸设计  20-23
    2.4.1 读操作对单元尺寸的限定  21-22
    2.4.2 写操作对单元尺寸的限定  22-23
  2.5 存储单元性能比较  23-28
    2.5.1 读稳定性比较  23-26
    2.5.2 静态功耗比较  26-28
  2.6 9 管存储单元的缺点  28
  2.7 本章小结  28-29
第3章 SRAM电路设计  29-42
  3.1 8k SRAM整体电路设计  29-30
  3.2 存储器工作原理  30-31
  3.3 译码电路设计  31-34
    3.3.1 行译码电路设计  31-33
    3.3.2 列译码电路设计  33-34
    3.3.3 译码电路低功耗设计  34
  3.4 灵敏放大器设计  34-37
    3.4.1 灵敏放大器功能结构设计  35-36
    3.4.2 灵敏放大器低功耗结构设计  36-37
  3.5 行选择电路设计  37-38
  3.6 其他电路设计  38-41
    3.6.1 位线充电电路设计  38-39
    3.6.2 列选择电路设计  39-40
    3.6.3 写入电路设计  40-41
    3.6.4 读出电路设计  41
  3.7 本章小结  41-42
第4章 仿真结果与版图设计  42-55
  4.1 存储单元仿真  42-45
    4.1.1 9 管存储单元噪声容限仿真  42
    4.1.2 6 管存储单元静态功耗仿真  42-43
    4.1.3 9 管存储单元静态功耗仿真  43
    4.1.4 9 管存储单元读写功能验证  43-45
  4.2 外围电路仿真  45-47
    4.2.1 译码器仿真结果  45-46
    4.2.2 灵敏放大器仿真结果  46-47
  4.3 SRAM整体功能仿真  47-48
    4.3.1 SRAM读写时序设定  47
    4.3.2 SRAM写入读出仿真  47-48
  4.4 SRAM性能仿真结果  48-50
  4.5 版图设计  50-55
    4.5.1 集成电路版图设计规则  50
    4.5.2 9 管单元版图设计  50
    4.5.3 重要外围电路版图设计  50-52
    4.5.4 存储阵列版图设计  52
    4.5.5 版图验证  52-53
    4.5.6 本章小结  53-55
结论  55-56
参考文献  56-60
攻读硕士学位期间发表的学术论文  60-62
致谢  62

相似论文

  1. 纳米晶存储器灵敏放大器电路的设计与实现,TP333
  2. 有机薄膜晶体管的制备、表征与电路设计,TN321.5
  3. 车载CAN/FlexRay网关设计技术研究,TP273
  4. 高速低功耗嵌入式SRAM的设计研究,TP333
  5. 65nm工艺高性能SRAM的研究与实现,TP333
  6. 抗PVT变化的自适应电源电压调整电路设计,TN432
  7. 流水线ADC的系统建模与架构设计,TN792
  8. DSP中高速低功耗SRAM的研究与设计,TP333
  9. 高速低功耗嵌入式SRAM研究与设计,TP333
  10. 高速低功耗4M Bits SRAM的设计与研究,TP333
  11. α能谱测氡装置中的关键技术研究,TL817
  12. 部分耗尽SOI CMOS器件研究及SRAM设计,TN386
  13. 高性能低功耗嵌入式SRAM的设计与实现,TP333
  14. 二级Cache Tag中SRAM的全定制设计与实现,TP333
  15. 0.18um低功耗串行EEPROM IP设计,TP333
  16. 反熔丝型存储器设计技术研究,TP333
  17. 一种应用于DSP的Flash存储器研究与设计,TP333
  18. 高速串行RapidIO接口数据接收器设计,TN851
  19. 65nm工艺下L1Cache tag中高速SRAM的设计与实现,TP333
  20. 安全六管静态随机访问存储器的研究与设计,TP333

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机（不连续作用电子计算机） > 存贮器
© 2012 www.xueweilunwen.com