学位论文 > 优秀研究生学位论文题录展示

纳米晶存储器灵敏放大器电路的设计与实现

作　者: 王凤虎
导　师: 应建华
学　校: 华中科技大学
专　业: 半导体芯片系统设计与工艺
关键词: 嵌入式纳米晶存储器灵敏放大器参考电路电平位移电路
分类号: TP333
类　型: 硕士论文
年　份: 2010年
下　载: 10次
引　用: 0次
阅　读: 论文下载

内容摘要

随着以工业控制和消费类多媒体电子设备为代表的SOC技术空前的发展,作为SOC重要组成部分的嵌入式快闪存储器也获得了巨大的市场需求。集成电路工艺特征尺寸的日益缩小趋势使得寻找下一代快闪存储器技术成为必然。纳米晶存储器(Nano-Crystal Memory, NCM)在这新老技术交替之时应运而生。另外,为了降低功耗,SOC供电电压越来越低,导致高速低压嵌入式快闪存储器的设计本身也面临诸多技术难题。因此,为了更好地发挥纳米晶存储器的优点,其外围电路的性能好坏起了重要的作用。首先,本文对纳米晶存储器系统特性做了概述,介绍了纳米晶存储器和传统浮栅型快闪存储器之间的不同点,详细说明了纳米晶存储器编程、擦除和读取操作的原理和方法,并提出了本论文所设计的纳米晶存储器阵列结构形式。其次,本文重点对纳米晶存储器系统及电路做了论述。根据阵列存储单元具体的电气特性,将系统划分为数据通道和编程擦除通道两大部分,对每个通道中的重要模块进行了划分,并设定了这些模块的指标参数。根据指标参数设计了存储器系统中各个重要子模块的电路,并给出了仿真结果。最后,在考虑嵌入式纳米晶存储器本身以及外围电路所使用的器件工艺特点,研究了版图布局布线过程中所遇到的问题并提出了解决方案。本文基于上海宏力半导体公司(GSMC)三层铝的0.13μm NCM工艺和标准0.13μm CMOS嵌入式存储器工艺,设计了低压高速嵌入式NCM存储器系统。系统具有按字节编程、按字节读取以及块擦除等基本功能,其中字节读取时间要求小于100ns,字节编程时间小于10ms,块擦除时间小于10ms。

全文目录

摘要  4-5
Abstract  5-9
第一章绪论  9-23
  1.1 非挥发存储器的发展现状与未来  9-15
  1.2 嵌入式快闪存储器的现状和发展  15-20
  1.3 本论文的任务和内容  20-22
  1.4 本论文的创新点  22-23
第二章纳米晶存储器系统特性的研究  23-35
  2.1 本章引论  23
  2.2 纳米晶存储单元的存储特性研究  23-30
  2.3 纳米晶存储器阵列结构  30-35
第三章纳米晶存储器系统及电路设计  35-90
  3.1 本章引论  35
  3.2 系统描述以及功能说明  35-37
  3.3 系统模块设计和划分  37-41
  3.4 数据通道与关键电路设计  41-69
  3.5 编程及擦除通道设计  69-90
第四章版图设计与实现  90-102
  4.1 本章引论  90
  4.2 纳米晶存储器系统版图布局  90-93
  4.3 数据通道版图设计  93-99
  4.4 编程擦除通道版图设计  99-102
第五章结论  102-104
  5.1 研究总结  102-103
  5.2 下一步工作规划  103-104
参考文献  104-110
成果  110-111
  攻读硕士期间发表的学术论文  110
  申请专利  110-111
致谢  111

纳米晶存储器灵敏放大器电路的设计与实现

内容摘要

全文目录

相似论文