学位论文 > 优秀研究生学位论文题录展示

65nm工艺下L1Cache tag中高速SRAM的设计与实现

作　者: 井源
导　师: 方粮
学　校: 国防科学技术大学
专　业: 软件工程
关键词: 静态随机存储器 全定制设计 灵敏放大器 模拟验证
分类号: TP333
类　型: 硕士论文
年　份: 2010年
下　载: 91次
引　用: 0次
阅　读: 论文下载
 

内容摘要


高性能微处理器中L1 Cache的设计至关重要,其访存速度直接制约着整个处理器的性能。在Cache中tag array主要通过SRAM(静态随机存储器)来实现,要求在单周期内完成对SRAM的存取操作。所以高速、高可靠性的SRAM是我们的设计目标。本文所设计的模块是国防科大自行研制的X处理器的一部分。采用的65nm工艺,要求达到1.5GHz的工作频率,由于对L1 Cache的访存成为处理器性能的一个瓶颈,所以需要通过全定制的方式来设计实现.基于这样的考虑,本文设计实现了15k的高速SRAM。本文的主要成果如下:1)本文中存在读写共译码过程的特殊时序问题,对此文中给出了三种设计方案,经过分析论证,最终选择出合理的设计方案。2)提出了一种新颖的阵列划分方法,主要考虑的是速度优先原则,以及65nm工艺下读写可靠性的问题。3)文中研究了65nm下SRAM设计所面临的可靠性问题,主要是随机掺杂引起的阈值变化问题,由此引起的读写失效故障是必须要考虑的。简单的通过尺寸调整很难解决这些问题,本文介绍目前出现的解决方法及其优缺点,并最终提出了自己的解决方案。4) SRAM设计通常通过外围电路结构优化来提高读写速度,目前这些技术已经较为成熟,本文在构建外围控制逻辑电路时以逻辑优化、阵列划分为提高读写速度的主要手段,采用可靠性稳定性较高的电路结构,构建了一系列高性能,高可靠性外围电路。本文的设计完成了设计需求分析-电路设计-版图设计-模拟验证的流程,模拟结果显示功能正确,在最差状况下该SRAM的读出时间为334ps,写入时间为332.4ps,比同等工艺条件下编译器设计SRAM访存速度快约53%,满足了设计需求。

全文目录


摘要  10-11
ABSTRACT  11-12
第一章 绪论  12-25
  1.1 课题研究背景  12-13
    1.1.1 SRAM的发展趋势  12-13
    1.1.2 SRAM发展面临的难题  13
  1.2 SRAM的国内外研究现状  13-14
    1.2.1 国外发展状况  13-14
    1.2.2 国内发展状况  14
  1.3 SRAM概述  14-22
    1.3.1 SRAM的结构  14-15
    1.3.2 SRAM的基本单元  15-18
    1.3.3 SRAM工作原理  18-20
    1.3.4 SRAM高速设计常用技术  20-22
  1.4 本文的主要工作  22-23
  1.5 论文的组织结构  23-25
第二章 SRAM设计需求以及实现方案  25-32
  2.1 L1 Cache tag 中的SRAM  25-26
  2.2 SRAM的设计需求  26-27
  2.3 SRAM设计方案  27-29
  2.4 SRAM 具体设计规划  29-31
  2.5 本章小结  31-32
第三章 SRAM的电路设计  32-56
  3.1 基本单元的电路设计  32-39
    3.1.1 基本单元类型的选择  32-33
    3.1.2 单元尺寸的调整策略  33-34
    3.1.3 工艺变化对单元稳定性的影响及解决方案  34-39
  3.2 预充电路设计  39-40
    3.2.1 常用预充机制分析  39
    3.2.2 预充电路设计  39-40
  3.3 译码电路设计  40-43
  3.4 灵敏放大器电路的设计  43-47
  3.5 控制逻辑电路设计  47-51
    3.5.1 写选择控制信号产生电路  48-49
    3.5.2 读选择控制信号产生电路  49
    3.5.3 预充使能信号产生电路  49-51
  3.6 输出判断逻辑电路  51-52
  3.7 反相器链设计  52-55
  3.8 本章总结  55-56
第四章 SRAM版图实现  56-68
  4.1 版图设计流程  56-57
  4.2 SRAM设计布局布线策略  57-58
  4.3 SRAM版图设计  58-67
    4.3.1 存储单元版图设计  58-59
    4.3.2 预充电路版图  59-60
    4.3.3 译码电路版图  60-61
    4.3.4 控制逻辑电路版图  61-63
    4.3.5 灵敏放大器版图  63-64
    4.3.6 输出逻辑电路  64-65
    4.3.7 总体版图结构  65-67
  4.4 本章总结  67-68
第五章 SRAM模拟和验证  68-78
  5.1 版图验证  68-70
    5.1.1 DRC和ERC的验证  68-69
    5.1.2 LVS验证  69
    5.1.3 寄生参数的提取  69-70
  5.2 电路和版图模拟  70-76
    5.2.1 HSPICE模拟  71-72
    5.2.2 电路级全局模拟  72-74
    5.2.3 版图级全局模拟  74-76
  5.3 本章总结  76-78
第六章 结束语  78-80
  6.1 课题工作总结  78-79
  6.2 未来工作展望  79-80
致谢  80-81
参考文献  81-83
攻读硕士期间发表的论文  83

相似论文

  1. PXI高性能数字I/O模块研制,TP274
  2. 基于数据保持电压的低功耗SRAM设计,TP333
  3. 纳米晶存储器灵敏放大器电路的设计与实现,TP333
  4. 标准单元抗单粒子瞬态效应版图加固技术与验证方法研究,TN386.1
  5. 抗单粒子翻转SRAM-based FPGA测试系统的研究与设计,TN791
  6. 高密度阻变存储器的设计,TP333
  7. 高速低功耗嵌入式SRAM的设计研究,TP333
  8. 基于异构节点的Web服务器验证系统,TP393.05
  9. 新型CTM存储电路的设计与实现,TP333
  10. 一款防数据残留攻击的安全SRAM全定制设计,TP333.8
  11. X型DSP低功耗SRAM的设计与实现,TP333
  12. 基于65纳米工艺高性能低功耗SRAM全定制设计,TP333.8
  13. 带验证功能的存储体设计与实现,TP333
  14. 高性能嵌入式同步SRAM的研究与设计,TP333
  15. 安全六管静态随机访问存储器的研究与设计,TP333
  16. 四重滚筒干燥机的模拟和优化,S817.12
  17. 数据TLB的全定制设计与实现,TP333
  18. 基于65nm工艺X处理器高速寄存器文件的全定制设计与实现,TP333
  19. YHFT-DX一级Cache控制器的设计优化与系统级验证方法研究,TP332
  20. 高性能中断逻辑部件的优化设计与物理实现,TP332

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机（不连续作用电子计算机） > 存贮器
© 2012 www.xueweilunwen.com