学位论文 > 优秀研究生学位论文题录展示

数据Cache存储体的设计与验证

作　者: 崔磊
导　师: 张民选
学　校: 国防科学技术大学
专　业: 软件工程
关键词: Cache 伪LRU 一致性协议验证
分类号: TP332
类　型: 硕士论文
年　份: 2006年
下　载: 124次
引　用: 1次
阅　读: 论文下载

内容摘要

Cache是高性能微处理器必不可少的重要功能部件,其容量和速度已成为衡量微处理器性能的重要指标。Cache技术是改善计算机系统性能的一个重要手段。本文深入研究了Cache系统的关键技术,结合X微处理器的系统设计要求,设计并实现了一个容量为16KB的片内数据Cache存储体,它采用四路组相联的映射方式,每路128组,实现简单、高效可靠。本文研究的内容主要包括:1、研究了cache的体系结构设计。提出了一种全新的伪LRU算法。它用三个LRU位来记录一组中4个Cacheline替换转变,不仅实现简单,而且执行效率高。在读写通路上设计了写入Buffer单元,当连续命中相近的地址时,直接从Buffer读出数据,而不再去访问Cache存储体,提高了Cache操作速度。设计了虚实结合的查找算法,使得Cache和TLB的读出并行执行,提高了效率。2、设计并实现了数据Cache存储体部件,主要包括译码电路、校验电路、存储单元和读写放大电路等,同时设计实现了伪LRU替换算法、一致性(MESI)协议。3、建立验证平台,在实模式、保护模式和V86模式下对伪LRU替换策略、一致性协议、读写功能、多处理器查询监听以及指令验证进行了系统级逻辑模拟和电路模拟(ULTRASIM模拟)。模拟结果表明,数据Cache存储体模块的设计功能正确,性能可靠性。X微处理器流片后测试结果显示数据Cache存储体模块完全符合设计要求。

全文目录

表目录  8-9
图目录  9-11
摘要  11-12
ABSTRACT  12-13
第一章引言  13-15
  1.1 选题背景  13
  1.2 课题研究的内容、成果、意义  13-14
  1.3 本文的组织结构  14-15
第二章 Cache技术研究  15-21
  2.1 Cache工作原理  15-16
  2.2 Cache组织结构  16-19
    2.2.1 Cache映射结构  16-17
    2.2.2 查找方法  17
    2.2.3 替换策略  17-18
    2.2.4 Cache的一致性  18-19
  2.3 Cache性能分析  19-20
    2.3.1 Cache系统的加速比  19-20
    2.3.2 Cache性能的改进分析  20
  2.4 本章小结  20-21
第三章数据Cache存储体的设计  21-39
  3.1 数据Cache设计要求  21-22
  3.2 数据Cache设计方法  22-23
  3.3 数据Cache总体结构  23-24
  3.4 数据Cache存储体电路模块的设计  24-35
    3.4.1 数据Cache译码电路的设计  25-26
    3.4.2 数据Cache替换策略设计  26-28
    3.4.3 校验电路的设计  28-29
    3.4.4 一致性(MESI)协议的实现  29-30
    3.4.5 数据Cache存储单元和读写电路设计  30-35
  3.5 数据Cache存储体的典型优化设计  35-38
    3.5.1 虚实结合查找方法电路设计  35-36
    3.5.2 数据Cache存储体写入通路Buffer的设计  36-38
  3.6 本章小结  38-39
第四章数据Cache存储体设计的验证  39-63
  4.1 验证方法与数据Cache验证概述  39-40
    4.1.1 验证方法概述  39
    4.1.2 系统级逻辑模拟平台概述  39-40
    4.1.3 数据Cache存储体功能验证内容概述  40
  4.2 数据Cache存储体电路模块的SPICE模拟验证  40-42
    4.2.1 译码电路的验证  40-41
    4.2.2 数据的读出电路验证  41-42
  4.3 实模式数据Cache系统级逻辑功能验证  42-52
    4.3.1 数据Cache存储体的读/写/监听过程  42
    4.3.2 数据Cache存储体的读写数据通路验证  42-44
    4.3.3 查询监听的逻辑验证  44-45
    4.3.4 替换算法的逻辑验证  45-47
    4.3.5 MESI协议即状态转换的验证  47-52
  4.4 保护模式数据Cache系统级逻辑功能验证  52-53
  4.5 虚拟8086模式数据Cache系统级逻辑功能验证  53-54
  4.6 与Cache有关的指令的验证  54-58
    4.6.1 与Cache相关指令介绍  54-55
    4.6.2 指令验证  55-58
  4.7 系统级数据Cache存储体功能版图验证(ULTRASIM)  58-61
    4.7.1 Cache存储体数据读写/修改的验证  59
    4.7.2 查询周期验证  59-60
    4.7.3 替换策略的验证  60-61
    4.7.4 关于指令的电路模拟  61
  4.8 本章小节  61-63
第五章结束语  63-65
  5.1 全文工作总结  63
  5.2 工作展望  63-65
致谢  65-66
参考文献  66-68
作者在学期间发表的学术论文  68-69
附录A 保护模式模拟相关图表  69-71
附录B 伪Lru替换策略的部分Ultrasim模拟激励  71

数据Cache存储体的设计与验证

内容摘要

全文目录

相似论文