学位论文 > 优秀研究生学位论文题录展示

混合集成电路可测试性设计的研究

作　者: 陈宁
导　师: 姜岩峰
学　校: 北方工业大学
专　业: 信号与信息处理
关键词: 混合信号电路 可测试性设计 内建自测试 IEEE1149.4协议 10位逐次逼近式模数转换器
分类号: TN45
类　型: 硕士论文
年　份: 2009年
下　载: 146次
引　用: 1次
阅　读: 论文下载
 

内容摘要


超深压微米(VDSM)半导体技术的进展允许将一个复杂的电子系统集成在单一芯片上,即构成一个片上系统(SOC)。随着芯片集成度的增加,对混合信号SOC中内嵌模拟芯核(Embedded Analog Cores)的测试带来了新的困难。内建自测试(BIST)不仅能够减少SOC的测试和验证时间,而且提高了故障覆盖率。因此BIST技术是实现有效测试内嵌模拟芯核的重要途径。本文对混合信号电路的测试理论与方法进行了研究,并且设计了一款模数转换器作为实例来验证测试结果。总结起来,主要工作有以下五个方面:(1)混合电路的可测试性为了降低测试成本和提高故障覆盖率,必须对原芯核电路进行可测性设计,为此本文研究了用以提高电路可测性的措施。(2)符合IEEE1149.4协议的测试电路结构和功能基于IEEE1149.4测试协议,对混合信号集成电路进行可测试性设计。设计了TAP,数字扫描单元,模拟扫描单元,模拟测试开关以及寄存器等模块。(3)十位逐次逼近式模数转换器的设计可测试设计必须和被测试电路同步,在混合信号中,最为典型的就是模数转换器。本文设计了一款十位逐次逼近式模数转换器,从开始的产品定义到最终的版图生成,本文都做了详细的论述。(4)模数转换器的可测试性设计在混合信号测试中,可测试点有很多,最常见的就是测试和每一个管脚相连的内核情况。因此本文在模数转换器的每一个管脚上放一个扫描单元,测试模拟和数字信号。(5)工艺及版图验证本设计采用国内华润上华厂商提供的标准CMOS工艺制程模型,利用SPECTRE对各子模块电路进行了仿真验证,利用Calibre对其版图进行了DRC和LVS验证,确保其在不同电源及温度下达到各指标设计要求。电路的最终流片将采用标准CMOS工艺,共有纵向PNP、PMOS、NMOS、电阻和电容五种器件结构。

全文目录


摘要  4-5
ABSTRACT  5-10
第一章 引言  10-16
  1.1 选题的来源与意义  10-11
  1.2 混合IC测试国内外发展的现状  11-13
  1.3 课题的主要研究内容  13-16
    1.3.1 课题目标  13-15
    1.3.2 课题研究内容  15
    1.3.3 软硬件及工艺环境  15-16
第二章 系统级芯片的可测性分析及系统建模  16-26
  2.1 故障的分类及其模型  16-18
  2.2 测试方法  18-21
    2.2.1 测试的相关概念  18-19
    2.2.2 测试类型  19-20
    2.2.3 故障测试的质量评价  20-21
  2.3 故障模拟  21-22
  2.4 测试生成  22-25
    2.4.1 测试生成概述  22-23
    2.4.2 测试生成算法的一些基本概念  23-24
    2.4.3 D算法  24-25
  2.5 小结  25-26
第三章 可测试性设计及电路的总体结构  26-41
  3.1 可测试性设计  26-27
  3.2 专用可测性设计技术  27-29
  3.3 扫描设计  29-30
  3.4 边界扫描测试  30-33
    3.4.1 背景  30
    3.4.2 边界扫描单元  30-31
    3.4.3 边界扫描结构  31-33
  3.5 混合信号测试总线IEEE1149.4  33-37
    3.5.1 背景  33-34
    3.5.2 IEEE1149.4标准的芯片结构  34-37
  3.6 模数转换器(ADC)电路  37-39
  3.7 符合IEEE1149.4协议的ADC电路  39-40
  3.8 小结  40-41
第四章 数字电路的模块设计及部分仿真分析  41-52
  4.1 TAP控制器模块  41-44
    4.1.1 工作原理  41-42
    4.1.2 电路设计  42-43
    4.1.3 仿真分析  43-44
  4.2 BSC模块  44-45
  4.3 ABM模块  45
  4.4 TBIC模块  45-48
    4.4.1 TBIC-REG模块  45-46
    4.4.2 TBIC-CONTROL模块  46-47
    4.4.3 TBIC-SWITCH模块  47-48
  4.5 MISC模块  48-51
    4.5.1 MISC-BYR模块  48-49
    4.5.2 MISC-IR模块  49-50
    4.5.3 MISC-MUX模块  50-51
  4.6 小结  51-52
第五章 模数转换器电路的设计及仿真分析  52-68
  5.1 ADC主要性能指标  52
  5.2 ADC系统架构  52-53
  5.3 BAGP模块  53-57
    5.3.1 工作原理  54-55
    5.3.2 电路设计  55-56
    5.3.3 仿真分析  56-57
  5.4 PGAA模块  57-61
    5.4.1 PGAA运算放大器(PGAA-AMP)模块电路设计  57-59
    5.4.2 仿真分析  59-60
    5.4.3 PGAA模块电路设计  60-61
  5.5 ADCC模块  61-66
    5.5.1 ADCC-SHSH模块  61
    5.5.2 ADCC-DACC模块  61-63
    5.5.3 ADCC-DEL模块  63-64
    5.5.4 ADCC-CLK模块  64-65
    5.5.5 ADCC-DIG模块  65
    5.5.6 ADCC整体模块电路仿真分析  65-66
  5.6 整体电路仿真分析  66-67
    5.6.1 测试模式仿真分析  66-67
    5.6.2 正常工作模式仿真分析  67
  5.7 小结  67-68
第六章 芯片的工艺与版图设计  68-74
  6.1 工艺介绍  68-69
  6.2 基本器件结构  69-71
    6.2.1 PMOS晶体管  69
    6.2.2 NMOS晶体管  69-70
    6.2.3 纵向PNP晶体管  70
    6.2.4 电容  70
    6.2.5 电阻  70-71
  6.3 电路版图  71-73
    6.3.1 数字电路版图  71-72
    6.3.2 ADC模块版图  72
    6.3.3 整体电路版图  72-73
  6.4 小结  73-74
第七章 芯片的封装与测试  74-77
  7.1 DFT-ADC的封装  74-75
  7.2 DFT-ADC的测试  75-77
第八章 总结  77-79
参考文献  79-82
申请学位期间的研究成果及发表的学术论文  82-83
致谢  83

相似论文

  1. FPGA远程动态重构系统的设计与实现,TN791
  2. 复杂数字电路板的可测性研究,TN407
  3. I2C总线、JTAG总线在电源管理类芯片测试中的应用,TN407
  4. 基于扫描结构的低功耗测试方法研究,TN407
  5. X型DSP低功耗SRAM的设计与实现,TP333
  6. 构件化软件集成测试技术的设计与实现,TP311.53
  7. GPS基带芯片的可测性设计研究,P228.4
  8. 基于JTAG的基带芯片可测试性结构的设计,TN402
  9. 数字视频处理芯片架构设计及核心去隔行算法实现,TP391.41
  10. FPU中浮点加法器的设计及其内建自测试的研究,TP332.21
  11. 嵌入式存储器的可测性设计及测试算法研究,TP333.8
  12. 嵌入式存储器内建自修复技术研究,TP333
  13. FPGA互连资源测试与诊断方法研究,TN791
  14. 片上网络低费用测试方法研究,TN407
  15. RTL数据通路内部功能模块产生测试向量方法研究,TN407
  16. 适用于MRAM的集成电路测试方法研究,TN407
  17. 基于现场总线的LED智能驱动器系统研究,TN312.8
  18. 可重构阵列自测试与容错技术研究,TN791
  19. 边界扫描测试算法和BIST技术的研究与实现,TN407
  20. 一种总线收发器的设计与研究,TN859
  21. 基于折叠计数器的多扫描链SoC内建自测试方法研究,TN47

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 混合集成电路
© 2012 www.xueweilunwen.com