学位论文 > 优秀研究生学位论文题录展示

一种总线收发器的设计与研究

作　者: 杨煜
导　师: 陆锋
学　校: 江南大学
专　业: 微电子学与固体电子学
关键词: MIL-STD-1553B 总线收发器变压器耦合带隙基准内建自测试 ESD 仿真
分类号: TN859
类　型: 硕士论文
年　份: 2011年
下　载: 39次
引　用: 0次
阅　读: 论文下载

内容摘要

总线收发器是一种实现总线两端电平转换的电路,被广泛应用在飞机卫星等航空航天通信系统中。作为接口电路的一种,它的性能与稳定性的优劣直接影响总线通信系统的质量与安全,因此在航电系统中具有非常重要的地位。MIL-STD-1553B总线是美国定义的一种军用串行总线标准,它规定了数字式时分制指令/响应型多路传输数据总线及其接口电子设备的技术要求,同时规定了多路传输数据总线的工作原理和总线上的信息流及要采用的电气和功能格式。它采用屏蔽双绞线进行数据传输,信号是以串行数字脉冲的形式进行传输,其数据代码用双相曼彻斯特码的形式来表示。本文围绕具体工程项目,对一款符合MIL-STD-1553B总线标准的协议处理器芯片中的收发器部分进行了深入研究,设计了一个带变压器耦合的总线收发器。收发器采用数模混合电路来实现,频率范围最高2.5MHz,可实现在直接耦合或变压器耦合两种状态下工作。文章开始介绍了MIL-STD-1553B总线协议的主要内容,对总线特性、硬件设备和协议进行了集中讨论。这些内容对协议处理器系统的各个参数提供了一个设计标准,直接决定了电路所要达到的各项指标。然后,对总线收发器的电路进行了详细的设计,首先进行了电路总体结构的描述,明确各个模块在整体电路中所起到的作用;在此基础上,对1553B总线收发器的各个单元电路进行了晶体管级设计,包括发送器、接收器、逻辑控制电路、基准电路与内建自测试电路等;接下来还对电路的版图设计(包括端口设计与ESD防护等)和引脚分布进行了详细描述。最后利用Cadence,Hsim和Hspice对电路进行了仿真验证,并分别给出各模块的仿真波形与总体电路的仿真结果和设计指标。本设计采用中微晶圆1.0μm SPDM CMOS工艺设计。仿真结果表明,在电源电压为5 V,环境温度-55℃-125℃的情况下,所设计的1553B总线收发器可获得2.5Mhz的转换速率,10mV的差分输出噪声,达到了1553B总线协议的功能和可靠性要求。

全文目录

摘要  3-4
ABSTRACT  4-7
第一章绪论  7-11
  1.1 研究背景和课题来源  7
  1.2 MIL-STD-1553B 总线协议概述  7-8
  1.3 MIL-STD-1553B 总线的发展现状  8-9
  1.4 论文的主要工作  9-10
  1.5 论文的主要内容  10-11
第二章 MIL-STD-1553B 数据总线标准基础  11-19
  2.1 MIL-STD-1553 标准发展史  11-12
    2.1.1 诞生背景  11
    2.1.2 MIL-STD-1553 标准的历史  11-12
  2.2 MIL-STD-1553B 数据总线标准  12-18
    2.2.1 MIL-STD-1553B 总线特性  12
    2.2.2 MIL-STD-1553B 硬件设备  12-15
    2.2.3 MIL-STD-1553B 协议  15-18
  2.3 本章小结  18-19
第三章 MIL-STD-1553B 总线收发器电路设计  19-41
  3.1 总线收发器总体结构  19
  3.2 总线收发器详细电路设计  19-40
    3.2.1 基准电路  19-26
      3.2.1.1 带隙基准  20-23
      3.2.1.2 时钟基准  23-26
    3.2.2 发送器电路  26-30
      3.2.2.1 定时器电路  26-27
      3.2.2.2 数字信号转化电路  27-29
      3.2.2.3 输出驱动电路  29-30
    3.2.3 接收器电路  30-36
      3.2.3.1 不对称放大器  30-32
      3.2.3.2 计数器电路  32-33
      3.2.3.3 采样保持电路  33-34
      3.2.3.4 滤波电路  34-36
    3.2.4 逻辑控制电路  36-38
      3.2.4.1 内建自测试电路  36-38
      3.2.4.2 移位寄存器电路  38
    3.2.5 其他外围电路  38-40
      3.2.5.1 接收器中可调电阻电路  38-39
      3.2.5.2 发送器中输出支路镜像电流电路  39-40
      3.2.5.3 基准电路中的基准电流源电路  40
  3.3 本章小结  40-41
第四章版图设计与管脚分布  41-53
  4.1 版图设计基本规则  41-43
    4.1.1 DRC 规则  41-42
    4.1.2 版次  42-43
  4.2 版图设计流程  43-46
    4.2.1 电容的版图设计  44-45
    4.2.2 电阻的版图设计  45
    4.2.3 差分电路的版图设计  45-46
  4.3 芯片的 ESD 防护  46-48
  4.4 整体布局及版图设计  48-50
  4.5 管脚分布  50-52
  4.6 本章小结  52-53
第五章电路验证  53-57
  5.1 电路前端验证  53-54
  5.2 版图验证  54
  5.3 电路后仿真  54-55
  5.4 电路性能参数  55-56
  5.5 本章小结  56-57
第六章总结与展望  57-59
  6.1 论文工作总结  57
  6.2 后续工作展望  57-59
致谢  59-60
参考文献  60-64
附录A：作者在攻读硕士学位期间发表的论文  64

一种总线收发器的设计与研究

内容摘要

全文目录

相似论文