学位论文 > 优秀研究生学位论文题录展示

基于65nm工艺X处理器高速寄存器文件的全定制设计与实现

作　者: 熊凯
导　师: 邢座程
学　校: 国防科学技术大学
专　业: 软件工程
关键词: 浮点寄存器文件 全定制设计 多核多线程 门控电源 模拟验证
分类号: TP333
类　型: 硕士论文
年　份: 2010年
下　载: 44次
引　用: 0次
阅　读: 论文下载
 

内容摘要


随着处理器主频的不断提升,其性能瓶颈已经转移到了存储部件和I/O接口部件。寄存器文件作为微处理器内核的关键部件,处于存储层次的顶层,是访问速度要求最高的存储部件。因此,高速寄存器文件的设计对处理器的性能提升具有重要意义。X微处理器是一款64位多核多线程的高性能微处理器,同时也是一款非常优秀的浮点处理器,其浮点寄存器文件的频率要求较高,规模较大,是整个微处理器设计的一个重点。鉴于目前半定制单元库中的寄存器文件性能难以满足设计要求,因此对其进行全定制设计。本文在65nm CMOS工艺下实现了一款2读2写端口,支持多线程的浮点寄存器文件,其规模为256字×78位。最差情况下的模拟结果表明:读出延时约为383ps,写入延时约为287ps,时钟频率可以达到2GHz。相比基于标准单元的半定制综合结果,时钟频率由1GHz提高到2GHz,优化了约1倍;面积由732857μm2缩小到400000μm2以下,优化了约45%;同时由于门控电源的应用,在功耗方面也有较大的改善,均达到了设计目标。本文设计从高速度与低功耗的角度出发,针对影响寄存器文件速度的主要因素进行了优化,同时对低功耗设计技术的方面也进行了应用,主要创新点如下:1.结合该浮点寄存器文件容量较大且支持多线程的特点,采用8线程并行读出后再进行选择的策略,有效的减小了关键路径的延时和总功耗。2.由于该寄存器文件共有256字,采用两级译码结构来并行实现8-256的译码,可以加快读写译码的速度,进而提高整个电路的性能。3.采用快速的动态地址比较电路来解决读写冲突的问题,若同一周期对同一浮点寄存器文件进行读写操作则只响应写操作。4.将门控电源技术应用于该存储阵列,可以使整个电路降低大约59%的待机功耗和12%的工作功耗,达到了低功耗的设计目标。

全文目录


摘要  9-10
ABSTRACT  10-11
第一章 绪论  11-18
  1.1 X 处理器介绍  11-12
  1.2 课题背景与研究内容及意义  12-16
  1.3 本文主要工作及成果  16-17
  1.4 本文结构  17-18
第二章 寄存器文件总体设计及相关技术  18-26
  2.1 寄存器文件研究现状  18-19
  2.2 X 处理器寄存器文件总体设计  19-23
    2.2.1 设计目标与端口说明  19-20
    2.2.2 读写时序分析与设计  20-22
    2.2.3 总体模块划分  22-23
  2.3 全定制设计技术  23-25
    2.3.1 全定制设计流程  23-25
    2.3.2 全定制设计工具  25
  2.4 本章小结  25-26
第三章 寄存器文件电路设计与模拟验证  26-52
  3.1 存储阵列设计  27-30
    3.1.1 存储位元的存值结构  27-28
    3.1.2 存储位元的读写端口  28-29
    3.1.3 模拟结果  29-30
  3.2 译码模块设计  30-34
    3.2.1 读写译码器的电路设计  30-32
    3.2.2 读写译码器的译码方式  32-33
    3.2.3 模拟结果  33-34
  3.3 读写控制电路设计  34-40
    3.3.1 预充电路与写入控制电路  34-36
    3.3.2 灵敏放大电路  36-39
    3.3.3 读出选择电路  39-40
  3.4 内部时钟电路及使能产生电路设计  40-47
    3.4.1 内部时钟电路  40-44
    3.4.2 读写地址比较电路  44-45
    3.4.3 读写使能信号产生电路  45-47
  3.5 应用基于门控电源（Power-Gating）低功耗设计技术  47-51
    3.5.1 堆栈效应（Stacking Effect）  47-48
    3.5.2 门控电源应用于SRAM 单元  48-49
    3.5.3 门控电源应用于该寄存器文件存储阵列  49-51
  3.6 本章小结  51-52
第四章 寄存器文件版图设计与模拟验证  52-68
  4.1 结构化版图设计与版图布局规划  54-60
    4.1.1 版图整体布局规划  54-55
    4.1.2 基础单元版图与阵列模块版图  55-59
    4.1.3 寄存器文件整体版图设计及验证  59-60
  4.2 寄生参数效应及优化  60-66
    4.2.1 连线的RC 延迟及优化  61-63
    4.2.2 IR drop 问题及优化  63-64
    4.2.3 串扰问题及优化  64-66
  4.3 寄存器参数提取与版图后模拟  66-67
  4.4 本章小结  67-68
第五章 寄存器文件相关视图创建与分析  68-75
  5.1 物理视图的提取  68-70
  5.2 时序模型的建立  70-74
    5.2.1 小模块时序模型的建立  70-73
    5.2.2 宏模块时序模型的建立  73-74
  5.3 本章小结  74-75
第六章 结束语  75-77
  6.1 课题工作总结  75
  6.2 未来工作展望  75-77
致谢  77-78
参考文献  78-81
作者在学期间取得的学术成果  81

相似论文

  1. 标准单元抗单粒子瞬态效应版图加固技术与验证方法研究,TN386.1
  2. 基于多核平台的高速网络数据捕获和并行处理研究与实现,TP393.08
  3. 基于异构节点的Web服务器验证系统,TP393.05
  4. 一款防数据残留攻击的安全SRAM全定制设计,TP333.8
  5. X型DSP低功耗SRAM的设计与实现,TP333
  6. 基于65纳米工艺高性能低功耗SRAM全定制设计,TP333.8
  7. 带验证功能的存储体设计与实现,TP333
  8. 并行离散事件仿真多核并行处理技术研究,TP332
  9. 基于多核SMP环境的PPP协议设计与实现,TN915.04
  10. 四重滚筒干燥机的模拟和优化,S817.12
  11. 65nm工艺下L1Cache tag中高速SRAM的设计与实现,TP333
  12. 数据TLB的全定制设计与实现,TP333
  13. YHFT-DX一级Cache控制器的设计优化与系统级验证方法研究,TP332
  14. 高性能中断逻辑部件的优化设计与物理实现,TP332
  15. 支持多线程并行的整数寄存器文件全定制设计,TP368.11
  16. 基于网络处理器的网络编码实现及优化,TP393.09
  17. 12%Cr钢热锻裂纹的理论与试验研究,TG142.1
  18. 两总体等效性检验的样本量确定及模拟研究,O212.1
  19. 大型客机供电系统结构及模拟验证技术研究,V242
  20. H.264编码算法并行化的研究与实现,TN919.81

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机（不连续作用电子计算机） > 存贮器
© 2012 www.xueweilunwen.com