学位论文 > 优秀研究生学位论文题录展示

YHFT-DX一级Cache控制器的设计优化与系统级验证方法研究

作　者: 杨唤荣
导　师: 孙永节
学　校: 国防科学技术大学
专　业: 软件工程
关键词: 数字信号处理器 Cache 时序优化低功耗逻辑综合模拟验证
分类号: TP332
类　型: 硕士论文
年　份: 2010年
下　载: 39次
引　用: 1次
阅　读: 论文下载

内容摘要

YHFT-DX是一款基于超长指令字的高性能定点数字信号处理器,内核的设计目标要达到主频600MHz,峰值速度4800MIPS。为了解决存储墙问题,片内缓存采用了“两级Cache+RAM”的层次化存储结构,片内总线采用增强型的哈佛体系结构,其一级Cache(L1)分为一级指令Cache和一级数据Cache,工作频率跟CPU保持一致。论文主要涉及两个方面工作,一是根据YHFT-DX芯片的设计要求,主要采用半定制设计的方法,完成了L1控制器的设计优化、验证和综合,版图后的PrimeTime静态时序分析的结果表明最长路径延时为1.61ns,达到了600MHz的设计目标;二是完成芯片系统级模拟验证工作。针对验证目标提出并实现了基于内存监视的验证方法,大大提高了验证效率。本文的研究和工程工作主要体现在以下几个方面:1、在结构算法级、代码级、电路级、布局方面采用了多种优化策略,对L1控制器进行了时序优化,优化后一级指令和数据Cache的延时分别减少29.7%和22.2%。2、采用存储体分体控制、门控时钟、双阈值技术对L1进行了低功耗设计,实验结果表明一级指令Cache的动态功耗降低30.2%,漏流功耗降低74%,面积减小4%,一级数据Cache的动态功耗降低33.6%,漏流功耗降低54.3%,面积减小5.8%。3、完成了L1的逻辑综合以及验证工作。通过在验证环境中添加断言,并采取功能覆盖的方法有针对性的手工开发测试向量,完成了模块和部件级的验证。在此基础上移植了一些经典的DSP算法和大型测试程序,通过大量的模拟,保证了设计的正确性。4、针对YHFT-DX的验证环境,提出并实现了基于内存监视的协同模拟验证方法,在YHFT-DX全芯片的功能验证中使用这种验证方法,有效的提高了验证的效率和质量。

全文目录

摘要  10-11
ABSTRACT  11-12
第一章绪论  12-16
  1.1 课题研究背景  12-13
  1.2 相关研究工作  13-14
    1.2.1 Cache 相关技术研究  13
    1.2.2 微处理器验证技术研究  13-14
  1.3 课题完成的主要工作  14
  1.4 论文的组织结构  14-16
第二章 YHFT-DX 一级Cache 概要设计和优化策略  16-24
  2.1 功能概述和整体结构  16-17
  2.2 YHFT-DX 一级Cache 结构介绍  17-20
    2.2.1 一级指令Cache 结构  17-18
    2.2.2 一级数据Cache 结构  18-20
  2.3 设计存在的问题分析  20-21
  2.4 优化策略  21-24
    2.4.1 时序优化的基本策略  21-23
    2.4.2 功耗优化的基本策略  23-24
第三章 L1 的结构和时序优化  24-42
  3.1 存储体的划分与分体控制  24-27
    3.1.1 一级数据Cache 存储体的纵向划分  24-26
    3.1.2 一级指令Cache 存储体的横向划分  26-27
  3.2 逻辑结构和算法的优化  27-33
    3.2.1 去除冗余逻辑  27-29
    3.2.2 关键操作提前处理  29-30
    3.2.3 串行路径并行处理  30-31
    3.2.4 信号的等价替换  31-33
  3.3 代码级的优化  33-38
    3.3.1 添加流水站  33-34
    3.3.2 平衡流水站  34-36
    3.3.3 代码结构的等价性调整  36-37
    3.3.4 逻辑复制与高扇出结点的处理  37-38
  3.4 电路级的优化  38-39
    3.4.1 部分定制  38-39
    3.4.2 单元替换  39
  3.5 布局优化  39-41
  3.6 优化结果  41-42
第四章 L1 的逻辑综合与功耗优化  42-53
  4.1 选择合适的综合策略  42-43
  4.2 设置综合约束  43-45
    4.2.1 环境约束  43-44
    4.2.2 设计规则约束  44
    4.2.3 优化约束  44-45
    4.2.4 其他约束  45
  4.3 利用综合工具插入门控时钟  45-49
    4.3.1 全局的动态时钟管理  46-47
    4.3.2 局部的门控时钟插入  47-49
    4.3.3 优化结果  49
  4.4 双阈值技术  49-51
    4.4.1 双阈值的低功耗实现  49-50
    4.4.2 优化结果  50-51
  4.5 线负载模型反标注  51
  4.6 综合结果  51-52
  4.7 本章小结  52-53
第五章 L1 的功能验证和时序验证  53-61
  5.1 验证的一般方法  53
  5.2 YHFT-DX 一级Cache 模拟验证方案  53-59
    5.2.1 YHFT-DX 模拟验证环境  53-54
    5.2.2 一级数据Cache 部件级验证  54-57
    5.2.3 一级指令Cache 部件级验证  57-58
    5.2.4 大型测试程序验证  58-59
  5.3 时序验证  59-60
  5.4 本章小结  60-61
第六章系统级验证方法研究  61-70
  6.1 传统验证方法的缺陷  61
  6.2 基于内存监视的协同模拟验证  61-67
    6.2.1 基本原理  61-63
    6.2.2 软件模拟器执行过程“拍照”  63-64
    6.2.3 RTL 模型的“拍照”  64-65
    6.2.4 离线模式下的相片匹配  65-66
    6.2.5 “拍照”的频率  66-67
  6.3 YHFT-DX 系统级验证流程  67-69
  6.4 本章小结  69-70
第七章结束语  70-71
致谢  71-72
参考文献  72-74
本人在学期间取得的学术成果  74

YHFT-DX一级Cache控制器的设计优化与系统级验证方法研究

内容摘要

全文目录

相似论文