学位论文 > 优秀研究生学位论文题录展示

嵌入式MIPS微处理器设计

作　者: 李常
导　师: 杨华中
学　校: 清华大学
专　业: 电子科学与技术
关键词: MIPS CPU 流水线 Cache 低功耗安全性
分类号: TP332
类　型: 硕士论文
年　份: 2010年
下　载: 153次
引　用: 0次
阅　读: 论文下载

内容摘要

嵌入式微处理器在工业控制、通信、个人消费和军事等领域有着广泛的应用。本论文研究了32位的MIPS微处理器体系结构,设计了一款与32位MIPS微处理器指令集完全兼容的嵌入式RISC微处理器,并具有低功耗和安全性的特点。本文主要完成的工作如下:首先介绍了微处理器体系结构的一些关键技术,如并行技术、高速缓存技术和低功耗优化技术。接着介绍了MIPS32^TM架构的寄存器组织和指令集,以及软件编译流程。然后提出了本文所设计的微处理器的整体结构,按照微处理器core设计和高速缓存（Cache）设计两部分给出了MIPS微处理器的设计。微处理器core采用了六级流水线的设计,解决了传统五级流水线的时序瓶颈,通过增加一级流水线RF使处理器的主频得到了大幅提升。对于流水线设计中经常遇到的资源冲突、数据冲突、控制冲突均给出了相应的解决措施。分析了当前微处理器面临的数据安全问题,对高速缓存（Cache）结构进行了改进,使之可以有效地抵御旁路攻击,同时功耗较低。对Cache的主要改进为在一级Cache和主存之间增加了一级Small Cache,使得攻击者无法获取Cache和主存之间的映射关系,从而提高了数据的安全性。最后,提出了微处理器的验证策略和验证方案,对微处理器进行了从软件仿真到硬件验证的全面验证,保证了其功能的正确性。针对嵌入式微处理器的高性能、低功耗、安全性等要求,本文对微处理器设计的流水线技术和高速缓存技术进行了有益的探索,提出了一些改进措施,基本达到了预期目的。用Synplify Pro 7.7综合,在Xilinx Spartan-3 XC3S2000 FPGA平台上,微处理器core的最高频率为111MHz,整个系统的最高频率为53.6 MHz。

全文目录

摘要  3-4
Abstract  4-9
第1章引言  9-13
  1.1 课题研究的目的和意义  9-10
  1.2 微处理器的研究现状  10-11
  1.3 论文的主要工作  11
  1.4 论文的结构安排  11-13
第2章微处理器关键技术介绍  13-25
  2.1 引言  13
  2.2 冯?诺伊曼结构和哈佛结构  13-14
  2.3 CISC 和RISC  14-15
  2.4 并行设计技术  15-16
  2.5 高速缓存（Cache）  16-21
    2.5.1 Cache 的原理  16
    2.5.2 Cache 的寻址方式  16-17
    2.5.3 Cache 的组织形式  17-19
    2.5.4 Cache 的写策略  19-20
    2.5.5 Cache 的替换策略  20-21
  2.6 低功耗  21-23
  2.7 数据安全  23-25
第3章 MIPS32TM 体系结构  25-31
  3.1 引言  25
  3.2 寄存器组织  25-26
  3.3 数据存储格式  26
  3.4 MIPS32TM 指令类型  26-29
  3.5 MIPS32TM 的交叉编译  29-31
第4章 MIPS 微处理器的整体结构设计  31-35
  4.1 引言  31
  4.2 MIPS 微处理器的整体结构设计  31-32
  4.3 AMBA 总线介绍  32-35
第5章 MIPS 微处理器core 的设计  35-49
  5.1 引言  35
  5.2 传统五级流水线的分析  35-37
  5.3 本文的流水线设计方案  37-38
  5.4 流水线冲突及其处理  38-41
    5.4.1 资源冲突  38-39
    5.4.2 数据冲突  39-40
    5.4.3 控制冲突  40-41
  5.5 MIPS 微处理器core 各主要模块的设计  41-49
    5.5.1 IF 模块的设计  41-42
    5.5.2 ID 模块的设计  42-43
    5.5.3 RF 模块的设计  43-45
    5.5.4 EX 模块的设计  45-46
    5.5.5 MEM 模块的设计  46
    5.5.6 WB 和寄存器堆模块的设计  46-47
    5.5.7 旁路模块的设计  47-49
第6章 MIPS 微处理器的Cache 设计  49-63
  6.1 引言  49
  6.2 基本Cache 的设计  49-53
    6.2.1 Cache 的架构  49-51
    6.2.2 Cache 的状态机设计  51-53
  6.3 Cache 面临的安全性问题  53-55
    6.3.1 旁路攻击原理  53-54
    6.3.2 现有解决方法及存在的问题  54-55
  6.4 低功耗安全性Cache 的设计  55-57
    6.4.1 Cache 的整体结构  55-56
    6.4.2 Cache 的运行过程  56-57
  6.5 Cache 性能的评估  57-63
    6.5.1 测试平台  57-58
    6.5.2 缺失率分析  58-59
    6.5.3 功耗分析  59
    6.5.4 关键路径  59-60
    6.5.5 安全性分析  60-63
第7章 MIPS 微处理器的验证  63-69
  7.1 验证策略  63
  7.2 验证工具介绍  63-65
  7.3 验证方案  65-66
  7.4 验证流程  66-68
  7.5 验证结果  68-69
第8章总结与展望  69-71
参考文献  71-75
致谢  75-76
个人简历、在学期间发表的学术论文与研究成果  76

嵌入式MIPS微处理器设计

内容摘要

全文目录

相似论文