学位论文 > 优秀研究生学位论文题录展示

基于异构FPGA的行为综合研究

作　者: 刘旭东
导　师: 段振华
学　校: 西安电子科技大学
专　业: 计算机软件与理论
关键词: 现场可编程逻辑门阵列异构电子设计自动化行为综合
分类号: TN791
类　型: 硕士论文
年　份: 2010年
下　载: 17次
引　用: 0次
阅　读: 论文下载

内容摘要

异构的现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)除了包含十分灵活的“软件”可编程逻辑和布线之外,还包含具有专有用途的“硬件”结构。其行为综合以基于同构FPGA的行为综合为基础,是FPGA支持软件系统重要的组成部分。本文提出了一种基于异构FPGA的行为综合设计方案并予以实现。首先对描述电路进行分析,通过部分映射将专用电路模块映射成基于片的异构结构、软异构结构或者是逻辑门,并在优化后绑定到技术独立模块；再将传统的通用逻辑映射成查找表,最后生成由复杂的逻辑结构和原始门电路组成的网表。实验表明,基于异构FPGA的行为综合省略了专用电路的逻辑综合和优化过程,提高了行为综合的执行效率,减小了得到的网表文件大小,加快了整个FPGA的设计流程。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-11
  1.1 引言  7-8
  1.2 课题来源  8-9
  1.3 FPGA的应用及行为综合研究现状  9-10
  1.4 工作概要及章节安排  10-11
第二章行为综合基础  11-33
  2.1 FPGA的基本结构及开发流程  11-17
    2.1.1 FPGA的基本结构  11-12
    2.1.2 异构FPGA的基本结构  12-15
    2.1.3 FPGA开发的基本流程  15-17
  2.2 与行为综合相关的文件格式  17-32
    2.2.1 伯克利逻辑交互格式(BLIF)  18-27
    2.2.2 综合与验证交互格式(BLIF-MV)  27-32
  2.3 本章小结  32-33
第三章异构FPGA行为综合研究  33-53
  3.1 同构FPGA行为综合分析  33-43
    3.1.1 可综合的Verilog子集  34-35
    3.1.2 可综合子集的基本结构和一些扩展  35-39
    3.1.3 编译器选项  39-41
    3.1.4 隐式时钟VS显式时钟  41-43
  3.2 异构FPGA行为综合设计  43-50
    3.2.1 相关定义和算法描述  44-46
    3.2.2 行为综合中的几个优化  46-50
  3.3 本章小结  50-53
第四章实验  53-61
  4.1 实验环境  53
  4.2 实验结果  53-59
    4.2.1 同构FPGA行为综合实验结果  53-55
    4.2.2 异构FPGA行为综合实验结果  55-59
  4.3 分析及结论  59-61
第五章结论  61-63
  5.1 本文总结  61
  5.2 下一步的工作  61-63
致谢  63-65
参考文献  65-67
作者在读期间的研究成果  67

基于异构FPGA的行为综合研究

内容摘要

全文目录

相似论文