学位论文 > 优秀研究生学位论文题录展示

NAND FLASH快速BCH编解码算法及便件实现

作　者: 许锦
导　师: 黄均鼐
学　校: 复旦大学
专　业: 电子与通信工程
关键词: NAND Flash Controller BCH码伴随式一致校验矩阵
分类号: TN492
类　型: 硕士论文
年　份: 2008年
下　载: 450次
引　用: 1次
阅　读: 论文下载

内容摘要

对数据的校验常用的有奇偶校验、CRC校验等,而在NAND Flash存储器中,在用SLC工艺时一般采用一种比较专用的校验ECC--汉明码;现在多采用MLC工艺,每页产生的错误有可能达到4bit,因此多用BCH纠错码。BCH码是一种应用广泛而有效的码循环线性分组码,它具有纠正多重差错的能力,它可以纠正2bit及以上的多bit错误。本文第一部分主要介绍了BCH码的背景知识及一般理论基础和Nand Flash的一些基本知识;第二部分介绍了BCH编码和串/并行编码方法及代数译码、非代数译码的概念;第三部分介绍了在SOC芯片里实现BCH(4200,4096)码的编码解决方案,给出了用这种方法实现的编码器的部分仿真结果;第四部分叙述在SOC芯片里实现BCH(4200,4096)码的伴随式译码的解决方案,给出了用这种方法实现的解码器的部分仿真结果;第五部分介绍芯片的测试结果。附录列出了生成矩阵、设计编解码器的程序及测试向量的程序。芯片采用TSMC 65nm工艺设计制造,用NC-sim进行RTL仿真,并进行了错误模拟及纠正模拟。本文涉及的电路经综合后大约相当于30k逻辑门。对芯片的闪存控制部分进行了ATPG的测试,工作正常,存取数据正确,纠错正常,最多可纠8位错误,实测工作频率达125MHz。经高低温及高低电源电压测试,芯片工作正常,完全达到设计要求。

全文目录

摘要  4-5
ABSTRACT  5-6
1 绪论  6-14
  1.1 论文意义和完成的工作  6-7
  1.2 编码理论及纠错码的发展  7-9
  1.3 NAND FLASH MEMORY的发展  9-12
    1.3.1 发展历史  9-11
    1.3.2 封装好的Nand flash芯片工作原理  11-12
  1.4 在NAND FLASH控制器系统中使用的BCH(4200,4096,8)编码  12-14
2 BCH编码简介  14-20
  2.1 BCH码的编译码原理  14
    2.1.1 有限城的概念  14
  2.2 BCH码的描述  14-16
  2.3 BCH码的编码  16-17
  2.4 BCH码的译码  17-20
3 BCH(4200,4096,8)码的编码  20-25
  3.1 BCH(4200,4096,8)编码  20
  3.2 生成矩阵  20-25
4 BCH(4200,4096,8)码的译码  25-43
  4.1 二元BCH码的迭代译码原理  25
  4.2 二元BCH码伴随式计算器设计  25-28
  4.3 钱(CHIEN)搜索与搜根器的设计  28-30
  4.4 二元BCH码的迭代译码算法  30-38
  4.5 实际电路实现  38-42
  4.6 全1数据情况处理  42-43
5 芯片后端及测试  43-47
  5.1 实际芯片构架  43-44
  5.2 实际测试结果  44-47
6 总结  47-49
参考文献  49-51
致谢  51-52
7 附录  52-83
  附录Ⅰ 生成矩阵  52-69
  附录Ⅱ 一段关于钱(CHIEN)搜索的VHDL代码  69-75
  附录Ⅲ 一段C语言测试向量  75-82
  附录Ⅳ 英文字母缩写与中文对照解释表  82-83

NAND FLASH快速BCH编解码算法及便件实现

内容摘要

全文目录

相似论文