学位论文 > 优秀研究生学位论文题录展示

光记录系统中RS码的FPGA实现

作　者: 胡国庆
导　师: 马丕明
学　校: 山东大学
专　业: 通信与信息系统
关键词: RS码 DVD 有限域 FPGA 伴随式错误多项式 BM迭代算法
分类号: TP333.4
类　型: 硕士论文
年　份: 2009年
下　载: 115次
引　用: 0次
阅　读: 论文下载

内容摘要

纠错码技术是通过增加一定冗余、以降低信息传输速率为代价来提高传输可靠性的有效方法。RS(Reed-Solomon)码是一种不仅能够纠正随机错误,尤其适合纠正突发错误的多进制循环码。随着高效解码算法和大规模集成电路技术的发展,RS码在深空通信、移动通信、军用通信、光纤通信、数字视频广播及磁、光记录等领域得到了广泛应用。随着微电子技术与工艺水平的迅猛发展,出现了新一代现场可编程门阵列FPGA(Field Programmable Gate Array)。FPGA既继承了ASIC(Application SpecificIntergrated Circuits)的大规模、高集成度和高可靠性等优点,又克服普通ASIC设计周期长、投资大、灵活性差等缺点,成为复杂数字电路设计的理想首选。本文重点研究了RS码编译码的基本原理,利用FPGA技术,采用Verilog硬件描述语言,根据GB/Z 18808-2002《信息技术130mm一次写入盒式光盘记录格式技术规范》,实现了光记录DVD(Digital Versatile Disc)系统中的RS(208,192)码编译码器。论文的主要工作如下:1、总结论述了差错控制编码和光记录系统的发展历史以及RS码的应用;介绍了光记录领域中DVD系统的相关知识;分析了DVD系统的工作原理和数据结构,研究了RS码在DVD系统中的应用;研究RS码的相关基础理论,论述了RS码的基本代数知识,分析了有限域加法、乘法、求逆运算的实现过程;研究RS码的编码器原理,分析编码器的实现过程,从逻辑运算的不同角度出发,提出了分别采用一般乘法器、常数乘法器和常数加法器的实现方法。通过FPGA实现,对比三种实现方法的资源利用情况,得出一般乘法器逻辑运算相对复杂的结论;研究RS码的译码器原理,从FPGA实现的角度划分出伴随式计算模块、错误位置多项式计算模块、错误位置计算模块、错误值计算模块和移位寄存器模块,并按照译码步骤分析了整个译码器实现过程;2、为避免有限域的求逆运算,降低译码器的复杂度,根据RS码BM(Berlekamp-Massey)迭代译码算法步骤推导出改进型BM迭代译码算法的数学表达式,该算法利用储存器记录修正项的变化,把除法运算变换为乘法运算,并应用于译码器错误位置多项式计算模块;为避免多次指数运算,提高运算速度,在错误位置计算模块和错误值计算模块采用了迭代算法,把指数运算分解为每个时钟进行一次常数乘法运算,迭代计算并输出判断结果;3、用FPGA实现了RS译码器的编译码器,给出了实现电路图、仿真波形和资源利用情况。与同类译码器比较,结果表明,BM改进算法降低了运算复杂度,仅使用了4513个逻辑单元;迭代算法提高了运算速度,时钟频率高达99MHz,即译码速率为99MB/s。

全文目录

摘要  8-10
ABSTRACT  10-12
符号说明  12-14
第一章绪论  14-21
  1.1 信道编码与光记录系统  14-16
    1.1.1 信道编码简介  14-15
    1.1.2 差错控制编码的发展历史  15-16
  1.2 光记录系统  16-17
  1.3 DVD系统组成和数据结构  17-19
    1.3.1 DVD系统组成  17-18
    1.3.2 DVD的数据机构  18-19
  1.4 RS码的应用  19-20
  1.5 本文的主要内容  20-21
第二章 RS码的相关基础理论  21-27
  2.1 RS码的相关代数理论概念  21-23
    2.1.1 阿贝尔群  21-22
    2.1.2 有限域  22
    2.1.3 迹  22
    2.1.4 自然基和正规基  22-23
    2.1.5 对偶基  23
  2.2 有限域元素的加法  23-24
  2.3 有限域元素的乘法  24-25
  2.4 有限域中的求逆运算  25-27
第三章编码器原理  27-32
  3.1 循环码  27-31
  3.2 BCH码  31
  3.3 RS码  31-32
第四章译码器原理  32-41
  4.1 RS译码器一般原理  32
  4.2 伴随式的计算方法  32-34
  4.3 错误位置的计算方法  34-35
  4.4 BM迭代译码算法的基本原理  35-38
  4.5 BM迭代译码算法的改进设计  38
  4.6 错误值的计算方法  38-41
第五章 RS编译码器的FPGA实现  41-68
  5.1 FPGA的基本知识  41-45
    5.1.1 可编程逻辑器件  41-43
    5.1.2 FPGA的设计流程  43-44
    5.1.3 仿真工具  44
    5.1.4 综合工具  44-45
  5.2 RS编码器的FPGA实现  45-53
    5.2.1 RS编码器的结构  45-46
    5.2.2 RS编码器的三种实现算法  46-49
    5.2.3 RS编码器的仿真结果  49-53
  5.3 RS译码器的FPGA实现  53-68
    5.3.1 伴随式计算模块  54-55
    5.3.2 错误位置多项式计算模块  55-59
    5.3.3 Chien搜索模块  59-61
    5.3.4 Forney算法模块  61-63
    5.3.5 RS译码器的仿真结果  63-68
结束语  68-69
参考文献  69-74
致谢  74-75
学位论文评阅及答辩情况表  75

光记录系统中RS码的FPGA实现

内容摘要

全文目录

相似论文