学位论文 > 优秀研究生学位论文题录展示

高性能时钟驱动电路的研究与设计

作　者: 廖浩勤
导　师: 许俊；李云初
学　校: 复旦大学
专　业: 集成电路工程
关键词: 占空比调整 交点调整 低噪声时钟电路 高性能时钟电路
分类号: TN79
类　型: 硕士论文
年　份: 2011年
下　载: 57次
引　用: 0次
阅　读: 论文下载
 

内容摘要


,随着采样速度的提高,采样电路对时钟信号的要求越来越严格。除了要求时钟的抖动小外,还要求时钟信号具有50%的占空比和交点位置可控。这些要求在双倍数据率系统(DDR-SDRAM、时序交错采样ADC、差分正交开关DAC等)中显得更为重要。传统的时钟驱动器设计者一般只考虑到时钟信号的占空比和驱动能力,并没有关注时钟信号的噪声性能和交点位置对系统的影响。本论文同时将时钟信号的驱动力、抖动、占空比和交点位置作为研究内容,增强了时钟驱动器的功能,提高了时钟信号的质量。论文根据时钟信号的指标要求,将时钟驱动器合理地划分成6个电路模块(低噪声运算放大器、占空比检测电路、占空比调整电路、交点检测电路、交点调整电路和反相器链电路),并对各个模块电路进行了详细的分析。例如,时钟驱动器是一个非线性系统,本论文详细分析了噪声在传播的过程中频谱特性,阐述了时钟驱动器不同频段的噪声来源。本文中的占空比校正和交点位置调整都是以负反馈的方式的实现的。虽然电路中包含了两个反馈回路,但是这两个反馈回路并不相关。因此,除了能够保证电路的稳定性外,同时也简化了设计的难度。本文在TSMC0.18u工艺下,完成了时钟驱动器的设计。当输入信号峰峰值为0.6V、频率为1GHz、输入占空比误差为6%时,电路输出时钟信号的抖动大小为35fs,时钟占空比49.94%。另外,本电路的交点位置可调范围在81mV-1.3V之间。

全文目录


目录  2-4
摘要  4-5
Abstract  5-6
第一章 引言  6-9
  1.1 研究背景和意义  6-7
  1.2 论文的研究工作  7-8
  1.3 论文的组织结构  8-9
第二章 时钟驱动电路概述  9-24
  2.1 时钟电路概述  9-12
    2.1.1 时钟电路的性能指标  9
    2.1.2 传统的时钟驱动电路  9-11
    2.1.3 时钟电路的连接方式  11-12
  2.2 时钟抖动  12-19
    2.2.1 时钟抖动定义  12-13
    2.2.2 时钟抖动的分类  13
    2.2.3 时钟抖动的度量  13-16
    2.2.4 时钟抖动与相位噪声的关系  16-17
    2.2.5 时钟抖动对采样系统性能的影响  17-19
  2.3 时钟信号的产生  19-21
    2.3.1 石英晶体振荡器  20
    2.3.2 片上振荡器  20-21
    2.3.3 频率综合器  21
  2.4 减小驱动器电路噪声的方法  21-23
  2.5 小结  23-24
第三章 系统结构及理论分析  24-44
  3.1 系统结构  24
  3.2 非线性系统中的噪声  24-29
    3.2.1 级联电路的抖动传播分析  24-26
    3.2.2 非线性系统噪声的频谱特征  26-29
  3.3 占空比校正原理  29-37
    3.3.1 占空比误差产生的原因及对电路性能的影响  29-31
    3.3.2 占空比检测的实现  31-33
    3.3.3 占空比检测电路噪声检测能力分析  33-35
    3.3.4 占空比调整电路  35-36
    3.3.5 占空比反馈回路建模  36-37
  3.4 交点位置检测原理  37-42
    3.4.1 交点漂移的原因  37-38
    3.4.2 交点位置检测的实现  38-39
    3.4.3 交点调整电路  39-41
    3.4.4 交点位置检测电路建模  41-42
  3.5 占空比与交点位置的相关性  42-43
  3.6 小结  43-44
第四章 电路设计  44-61
  4.1 整体电路概述  44-45
  4.2 低噪声运算放大器的设计  45-49
    4.2.1 低噪声运算放大器的设计考虑  45
    4.2.2 低噪声运算放大器的电路设计  45-49
  4.3 占空比反馈回路设计  49-53
    4.3.1 占空比检测电路的设计  49-51
    4.3.2 占空比调整电路的设计  51-53
  4.4 交点反馈回路设计  53-57
    4.4.1 交点检测电路的设计  53-55
    4.4.2 交点调整电路的设计  55-57
  4.5 反相器链设计  57-59
  4.6 设计总结  59-61
第五章 仿真结果与展望  61-69
  5.1 整体电路仿真结果  61-67
    5.1.1 占空比仿真结果  61-63
    5.1.2 交点位置仿真结果  63-64
    5.1.3 输出时钟信号的相位噪声  64-65
    5.1.4 工艺变化对时钟信号的影响  65-67
    5.1.5 仿真总结  67
  5.2 总结与展望  67-69
    5.2.1 工作总结  68
    5.2.2 未来工作展望  68-69
参考文献  69-72
致谢  72-73

相似论文

  1. 数字电路内建自测试方法的研究,TN79
  2. 基于信号完整性分析的视频监控系统硬件设计,TN79
  3. 单相绝热电路,TN79
  4. 数字电路测试中扩展相容性多扫描树设计,TN79
  5. 基于多处理器的数字电路系统设计和实现,TN79
  6. 基于0.18μm工艺的UHF RFID标签数字电路物理设计,TN79
  7. 基于DNA计算的布尔逻辑门的设计,TN79
  8. 高速数字电路信号完整性分析与仿真,TN79
  9. 超高频无源RFID标签数字电路后端设计,TN79
  10. 数字电路高功率微波（HPM）效应研究,TN79
  11. 一种符合EPC gen2协议的数字电路硬件实现、验证及检测,TN79
  12. 数字电路容错设计与研究,TN79
  13. 三值钟控传输门绝热逻辑电路设计,TN79
  14. 信号完整性分析及其在高速数字设计中的应用,TN79
  15. 高速数字电路中互连系统的研究,TN79
  16. 低功耗高性能采样保持电路的研究与设计,TN79
  17. 2Gsps多功能数字存储示波器硬件系统——数字电路设计,TN79
  18. 一种可重构的信号数字化平台设计,TN79
  19. 高速数字电路的信号完整性分析,TN79
  20. 基于可编程器件的存储测试系统设计,TN79

中图分类: > 工业技术 > 无线电电子学、电信技术 > 基本电子电路 > 数字电路
© 2012 www.xueweilunwen.com