学位论文 > 优秀研究生学位论文题录展示

数字电路容错设计与研究

作　者: 吴珍妮
导　师: 梁华国
学　校: 合肥工业大学
专　业: 计算机系统结构
关键词: 软错误 单事件翻转 单事件瞬态 选择性加固
分类号: TN79
类　型: 硕士论文
年　份: 2010年
下　载: 100次
引　用: 1次
阅　读: 论文下载
 

内容摘要


容错设计技术是提高计算系统可信性的重要措施。高能粒子辐射引起的软错误曾被认为是影响宇航电子用品可靠性的首要因素。随着集成电路特征尺寸的急剧减小进入纳米级,关键电荷也相应减小,伴之工作电压持续降低,工作频率急剧升高,即使在地面环境中,宇宙射线中的中子和封装材料中的α粒子造成的软错误已对VLSI的正常工作构成严重威胁。本文针对软错误对电路进行加固设计,全文主要内容及创新之处如下:首先,构造能够容忍单事件翻转(SEU, Single Event Upset)与单事件瞬态(SET, Single Event Transient)的高可靠性触发器(Radiation Hardened By Design D Flipflop),其不但具备传统触发器的功能,并能够容忍组合电路和时序电路发生软错误的情况,通过SPICE工具的仿真实验结果证明,RHBD-DFF能够使电路中出现的粒子干扰不会影响结果的正确性。其次,针对拥有大量时序单元的流水线电路进行加固并评估,根据流水线电路要求高速运行的特性,使用只针对单事件翻转的特定结构RHBD-DFF进行加固,并在全局加固策略与选择性加固策略间进行分析与比较。最后,基于BFIT工具的分析结果,对ISCAS系列电路的时序单元触发器进行加固,此方案仅对时序单元进行加固,就能防护SEU与SET引发的软错误,考虑到加固所带来的附加开销,采取选择性加固的策略,对电路中的关键时序单元进行加固。实验结果表明,基于开销限制前提的选择性加固,能够达到以低开销代价换取高容错性能的目的。

全文目录


摘要  5-6
ABSTRACT  6-7
致谢  7-12
第一章 绪论  12-17
  1.1 电路容错技术的背景及意义  12-14
    1.1.1 研究背景  12-13
    1.1.2 研究现状  13-14
  1.2 研究内容、拟解决的关键问题及创新之处  14-15
    1.2.1 研究内容  14-15
    1.2.2 拟解决的关键问题  15
    1.2.3 本论文的创新之处  15
  1.3 论文结构安排  15-17
第二章 容软错误技术的相关概念  17-24
  2.1 软错误的产生  17-19
    2.1.1 沉积电荷的产生  17-18
    2.1.2 单事件翻转与单事件扰动  18-19
  2.2 相关数学模型  19-20
    2.2.1 单指数模型  19
    2.2.2 双指数模型  19-20
    2.2.3 UGC 模型  20
  2.3 软错误率的评估技术  20-22
    2.3.1 组合电路SER  21
    2.3.2 时序电路SER  21-22
  2.4 软错误的防护技术  22-24
第三章 单元级电路加固技术  24-33
  3.1 组合逻辑单元加固技术  24-26
    3.1.1 复制门法  24
    3.1.2 输出钳位电路法  24-25
    3.1.3 门尺寸重定法  25-26
  3.2 时序逻辑单元加固技术  26-33
    3.2.1 TMR-latch 结构  27
    3.2.2 SDT-latch 结构  27-29
    3.2.3 DF-DICE-latch 结构  29-30
    3.2.4 RHBD-latch 结构  30-31
    3.2.5 构造容错时序单元  31-32
    3.2.6 单元容错性能分析  32-33
第四章 电路级SER 的分析评估  33-38
  4.1 软错误率评估方案简介  33-35
    4.1.1 软错误率的计算  33-34
    4.1.2 软错误率评估方案  34-35
  4.2 软错误率评估工具BIFT 简介  35-38
    4.2.1 BFIT 原理  35-36
    4.2.2 BFIT 使用  36-38
第五章 电路级容软错误设计方案  38-48
  5.1 流水线电路的加固方案  38-44
    5.1.1 方案概述  38-39
    5.1.2 容错性能提升评估  39-40
    5.1.3 方案开销分析  40-41
    5.1.4 实验结果比较与分析  41-44
  5.2 基于BIFT 分析的电路选择性加固  44-48
    5.2.1 选择依据  44
    5.2.2 选择性加固策略  44-45
    5.2.3 实验结果  45-48
第六章 结束语  48-50
  6.1 全文总结  48
  6.2 对未来工作的展望  48-50
参考文献  50-56
攻读硕士学位期间发表的论文  56-57

相似论文

  1. 深亚微米SRAM存储单元稳定性研究,TP333
  2. 嵌入式增益单元存储器针对数据可访问率和抗软错误能力的设计研究,TP333
  3. LDPC码在SRAM加固中的应用研究,TP333.8
  4. 逻辑电路软错误率评估模型设计与实现,TN791
  5. 深亚微米FPGA互连抗软错误方法研究,TN407
  6. 抗软错误TCAM设计,TP333
  7. 对称阵列结构容错CAM设计,TP333
  8. 有限状态机的容软错误及低功耗设计,TP302.8
  9. 交替互补的自恢复控制器研究,TN432
  10. 基于BICS的抗多位翻转CAM设计,TP333
  11. 基于FPGA的可容错片上网络设计方法,TN47
  12. 集成电路软错误问题研究,TN407
  13. 数字集成电路软错误敏感性分析与可靠性优化技术研究,TN406
  14. 面向寄存器软错误的容错编译技术研究,TP302.8
  15. 纳米集成电路软错误分析与缓解技术研究,TN406
  16. 基于时序等价性检查的电路软错误系统级可靠性分析方法研究,TN402
  17. 数字电路软错误防护方法研究,TN79
  18. 多核微处理器容软错误设计关键技术研究,TP332
  19. 高可靠处理器体系结构研究,TP332
  20. 专用指令集处理器可靠性评估技术研究,TP332

中图分类: > 工业技术 > 无线电电子学、电信技术 > 基本电子电路 > 数字电路
© 2012 www.xueweilunwen.com