学位论文 > 优秀研究生学位论文题录展示

低功耗高性能采样保持电路的研究与设计

作　者: 樊琦
导　师: 于奇
学　校: 电子科技大学
专　业: 微电子学与固体电子学
关键词: S/H电路流水线模数转换器 S/H建模双端自举采样开关增益增强折叠共源共栅跨导运放
分类号: TN79
类　型: 硕士论文
年　份: 2009年
下　载: 244次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来,随着通信系统和消费类电子设备的发展,作为VLSI数字信号处理系统中重要模块的模/数转换器(ADC)在制造工艺、结构、性能上都有了很大的进步,正在朝着低压、低功耗、高速和高分辨率的方向发展。采样/保持电路(S/H)作为ADC中的关键单元电路,其线性度、功耗、速度和精度将直接影响到ADC系统的指标。本文分别从S/H架构、采样开关及其误差、S/H和运算放大器优化设计和S/H版图设计技术等方面研究和探讨了相关理论和相应的电路实现途径,同时基于中芯国际1.8V 0.18μm混合信号CMOS工艺,完成了12bit、100MSample/s (100MSPS)的S/H电路的设计仿真和版图绘制。文章主要内容和结果包括:1)系统分析和对比了各种S/H电路结构,针对12bit采样精度和100MHz采样速度的指标要求,选取基于开关电容技术的电容翻转型闭环S/H电路结构,以保证S/H电路设计的可行性和可靠性;2)分别建立了单管采样开关和栅压自举采样开关的等效电路模型,分析了开关的电荷注入、非线性导通电阻和采样时刻不确定性等非理想因素。针对简化S/H电路中,两种开关的非线性导通电阻引入的谐波分量进行了细致地分析和推导,并进行了Matlab仿真。在此基础上,设计了一种双边栅压自举CMOS采样开关;3)对电容翻转型S/H电路的保持态建立行为进行了深入的数学建模,系统分析了影响S/H电路大信号建立行为和小信号建立行为的各种因素,推导了S/H的总建立时间与负载电容、反馈系数、运放极点、偏置电流、信号摆幅和建立精度之间的关系式。按总建立时间小于3ns的要求,计算出运算放大器的偏置电流。运算放大器采用增益增强型折叠共源共栅结构,按照最小建立时间(MST)的要求推算了所需的增益、单位增益带宽和相位裕度等指标;4)基于SMIC 1.8V 0.18μm数模混合标准CMOS工艺,采用Hspice设计仿真了满足12bit、100MSPS要求的电容翻转型S/H电路,并采用Virtuso完成了S/H电路版图的绘制。

全文目录

摘要  4-5
ABSTRACT  5-10
第一章引言  10-14
  1.1 课题意义  10-11
  1.2 采样/保持电路的研究和发展现状  11-13
  1.3 论文架构  13-14
第二章采样/保持基本理论  14-24
  2.1 采样/保持电路的工作原理  14-15
  2.2 采样/保持电路的基本性能指标  15-18
    2.2.1 采样/保持电路的时域指标  15-16
    2.2.2 采样/保持电路的频域指标  16-18
  2.3 采样/保持信号的时域和频域分析  18-20
  2.4 采样/保持电路的基本结构  20-24
    2.4.1 开环结构  21
    2.4.2 闭环结构  21-24
第三章采样/保持电路的单元电路  24-44
  3.1 采样开关  24-38
    3.1.1 MOS 开关简化模型  24-25
    3.1.2 采样开关的非理想因素  25-32
      3.1.2.1 输入电压相关的关断瞬间  25-26
      3.1.2.2 电荷注入效应  26-29
      3.1.2.3 开关时钟馈通效应  29-30
      3.1.2.4 开关电阻的非线性  30
      3.1.2.5 开关热噪声  30-31
      3.1.2.6 时钟抖动  31-32
    3.1.3 改进的采样开关  32-38
      3.1.3.1 互补CMOS 开关  32-33
      3.1.3.2 改进的互补CMOS 开关  33-34
      3.1.3.3 栅压提高采样开关  34
      3.1.3.4 栅压自举采样开关  34-36
      3.1.3.5 双边栅压自举采样开关  36-38
  3.2 运算放大器  38-42
    3.2.1 单级运算放大器  38
    3.2.2 套筒式运算放大器  38-39
    3.2.3 折叠式运算放大器  39-40
    3.2.4 增益增强型运算放大器  40-41
    3.2.5 两级运算放大器  41-42
  3.3 采样电容与负载电容  42-44
第四章采样/保持电路的数学模型  44-56
  4.1 采样相建模  44-49
    4.1.1 采用单个MOS 开关采样  44-47
    4.1.2 采用栅压自举开关采样  47-49
  4.2 保持相建模  49-56
    4.2.1 翻转工作区建模  49-50
    4.2.2 线性工作区建模  50-55
    4.2.3 采样/保持电路总的信号建立时间数学模型  55-56
第五章采样/保持电路的设计与仿真  56-69
  5.1 结构与时序  56-58
  5.2 采样开关  58-59
  5.3 运算放大器  59-64
    5.3.1 运算放大器工作电流的估计  60-61
    5.3.2 主运算放大器的设计  61-62
    5.3.3 辅助运算放大器的设计  62-63
    5.3.4 运算放大器的仿真  63-64
  5.4 共模反馈电路  64-65
  5.5 偏置电路  65-66
  5.6 采样/保持电路的整体仿真  66-69
第六章版图设计  69-76
  6.1 版图设计考虑  69-72
    6.1.1 分裂大尺寸器件  69
    6.1.2 噪声考虑  69
    6.1.3 匹配问题  69-71
    6.1.4 闩锁效应  71-72
  6.2 采样/保持电路的版图设计  72-76
第七章结论与展望  76-78
致谢  78-79
参考文献  79-83
攻硕期间的研究成果  83-84

低功耗高性能采样保持电路的研究与设计

内容摘要

全文目录

相似论文