学位论文 > 优秀研究生学位论文题录展示
600MHz YHFT-DX取指派发部件设计优化与物理设计
作 者: 付志刚
导 师: 孙永节
学 校: 国防科学技术大学
专 业: 软件工程
关键词: 跨边界派发 电路优化 全定制 电源地网格 逻辑综合 物理设计 形式化验证 静态时序分析
分类号: TP332
类 型: 硕士论文
年 份: 2010年
下 载: 33次
引 用: 0次
阅 读: 论文下载
内容摘要
YHFT-DX是一款基于超长指令字结构的高性能定点数字处理器。为了解决传统超长指令字代码体积问题使用了指令压缩技术和跨边界派发技术;为了提高性能使用了指令预取技术。这些技术的应用使流水线控制逻辑复杂化,硬件开销增大,对取指派发部件实现600MHz的设计目标提出了挑战。本文根据YHFT-DX处理器的设计要求,设计优化取指派发部件,确定该部件中各模块的实现策略。采用定制半定制混合设计流程,完成了取指派发部件的物理设计与验证,PrimeTime静态时序分析的结果表明,关键路径版图后的最长延时为1.58ns,到达了600MHz的设计目标。在这一过程中,主要完成了如下的工作:(1)优化设计了取指流水线的暂停控制系统。采用串并转换、平衡流水站等优化方法对流水站进行了划分和优化,除去了代码中的冗余逻辑。优化面积减小13%,动态功耗减少70%,漏电流功耗减少70%。(2)总结第一版电路版图的设计经验,完善了电路设计流程。在电路版图设计中充分考虑模块的重用性,精心设计了基本单元的电路和版图。并在版图设计中,采用模块化和层次化的版图设计以及预布布线通道的技术,提高了版图整体拼接互连的效率。与第一版相比,版图面积减少了18%,设计周期减少四分之三。(3)定制模块电源地网络规划是全定制设计中的难点,本文结合版图预测技术,对派发部件中定制模块的电源地网络进行规划和设计,版图后IR_drop结果分析表明该电源地网格满足设计要求。(4)结合DDP部件定制版图,建立了该定制宏模块的Liberty时序库以及LEF视图,为进一步的逻辑综合和物理设计打下了基础。(5)完成了取指派发部件部件的逻辑综合和物理设计。解决了在逻辑综合和物理设计过程中出现的各种问题,并最终实现了600MHz的设计目标。(6)定制基本单元,替换综合后网表中功能相同的标准单元。该方法不仅能提高设计效率,且能满足性能的要求。(7)采用模拟验证和形式化验证相结合的方法完成了取指派发部件的功能验证。通过在代码中添加比较断言的方法,提高了验证的效率。
|
全文目录
摘要 10-11 ABSTRACT 11-12 第一章 绪论 12-18 1.1 课题研究背景 12-13 1.1.1 YHFT-DX项目背景 12 1.1.2 YHFT-DX取指派发部件的技术特点 12-13 1.1.3 YHFT-DX取指派发单元设计实现面临的挑战 13 1.2 相关研究工作 13-16 1.2.1 取指派发技术的相关研究 13-15 1.2.2 全定制设计技术的应用 15-16 1.3 本课题完成主要的工作 16 1.4 本文的组织结构 16-18 第二章 取指派发部件设计与结构分析 18-25 2.1 功能概述与整体结构 18-19 2.1.1 取指派发部件功能概述 18 2.1.2 整体结构分析 18-19 2.2 单元逻辑和结构分析 19-22 2.2.1 取指单元逻辑和结构分析 19-20 2.2.2 指令派发单元逻辑和结构分析 20-22 2.3 综合结果及优化方案 22-24 2.3.1 综合结果 22 2.3.2 关键路径分析与优化方案 22-24 2.4 本章小结 24-25 第三章 取指派发部件时序优化与实现策略 25-34 3.1 时序优化方法概述 25 3.2 取指派发部件的时序优化 25-32 3.2.1 流水线暂停控制机制优化 25-28 3.2.2 分支目标指令ID编码方法的优化 28-29 3.2.3 流水站逻辑的调整与优化 29-31 3.2.4 优化后结果比较 31-32 3.3 取指派发部件实现策略 32-33 3.4 本章小结 33-34 第四章 取指派发部件定制模块设计与优化 34-52 4.1 电路设计与优化 34-41 4.1.1 电路设计及优化方法概述 34-35 4.1.2 电路设计流程 35-36 4.1.3 电路功能划分与结构规划 36 4.1.4 定制模块电路设计与优化 36-41 4.2 版图设计与优化 41-46 4.2.1 版图布局与布线规划 41-43 4.2.2 电源网络与时钟网络设计 43-44 4.2.3 单元版图设计与整体互连 44-46 4.2.4 定制设计与综合性能比较 46 4.3 定制模块特征化视图提取 46-51 4.3.1 定制模块Liberty视图的建立 46-49 4.3.2 LEF视图的提取 49-51 4.4 本章小结 51-52 第五章 取指派发部件逻辑综合与物理设计 52-63 5.1 逻辑综合 52-58 5.1.1 综合策略选择 52 5.1.2 综合环境与约束设置 52-55 5.1.3 综合优化 55-58 5.2 物理设计 58-62 5.2.1 布图规划 58-59 5.2.2 电源地网格设计 59 5.2.3 时钟树综合 59-61 5.2.4 布线与时序优化 61-62 5.3 本章小结 62-63 第六章 取指派发部件设计验证与时序分析 63-72 6.1 取指派发部件功能验证 63-69 6.1.1 RTL级功能验证 63-66 6.1.2 电路功能验证 66-68 6.1.3 版图功能验证 68-69 6.2 取指派发部件时序验证 69-71 6.2.2 动态时序分析 69 6.2.3 静态时序分析 69-71 6.3 本章小结 71-72 第七章 总结及工作展望 72-74 7.1 论文总结 72 7.2 工作展望 72-74 致谢 74-75 参考文献 75-78 本人在学期间取得的学术成果 78
|
相似论文
- NUCSoC芯片的物理设计,TN47
- 基于SystemVerilog的URAT模块功能验证,TN402
- 基于两级逻辑综合技术的防火墙规则最小化研究,TP393.08
- 基于GPU的EDA加速技术,TP391.41
- 基于EOS芯片MAC模块的EDA验证,TN402
- 多输出函数逻辑综合的理论研究与程序实现,TN47
- 语音SoC芯片数字后端低功耗研究,TN47
- 面向全定制宏模块的时序建模技术研究与实现,TN47
- 启发式逻辑逆向综合算法研究,TP301.6
- ARINC 659通信总线的设计与实现,TP336
- 论司法之另类纠纷解决机制,D926
- 基于密钥链的认证邮件协议的扩展及形式化验证,TP393.08
- 一款防数据残留攻击的安全SRAM全定制设计,TP333.8
- X型DSP低功耗SRAM的设计与实现,TP333
- 亚微米数字集成电路约束及收敛方法研究,TN492
- 半定制与全定制混合流程时钟网络设计,TN402
- 基于65纳米工艺高性能低功耗SRAM全定制设计,TP333.8
- 带验证功能的存储体设计与实现,TP333
- RTL元件自动设计方法研究,TN602
- 基于RISC的微处理器研究与设计,TP368.11
- EFSOS模型验证技术和反向建模方法的研究与应用,TP311.53
中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机(不连续作用电子计算机) > 运算器和控制器(CPU)
© 2012 www.xueweilunwen.com
|