学位论文 > 优秀研究生学位论文题录展示
基于时序等价性检查的电路软错误系统级可靠性分析方法研究
作 者: 朱丹
导 师: 李思昆
学 校: 国防科学技术大学
专 业: 电子科学与技术
关键词: 软错误保护 软错误免疫力 软错误可靠性分析 时序等价性检查
分类号: TN402
类 型: 博士论文
年 份: 2010年
下 载: 59次
引 用: 2次
阅 读: 论文下载
内容摘要
随着集成电路设计与制造工艺的飞速发展,空间辐射和噪声干扰等环境因素引发的软错误严重威胁设计可靠性。为了同时满足性能、功耗、面积以及可靠性等多种设计目标需求,通常只能对电路进行有选择性的软错误保护。软错误可靠性分析是决定有选择性保护效果的关键。电路系统级软错误可靠性分析在设计的早期展开,不仅可以获得更高的分析效率,而且能够更早地为容错设计提供指导,避免设计返工,是工业界和学术界共同关注的研究热点。已有的适用于数字电路系统级可靠性分析的方法主要有两类,即基于故障模拟的方法和基于形式化技术的方法。基于故障模拟的方法应用最广泛,但是,这类方法很难实现输入空间和故障空间的完全覆盖,是不完备的。基于形式化技术的方法虽然可以保证分析结果的完备性,但是已有的方法主要基于模型检验和定理证明,都需要较多的经验和专家支持,而且定理证明还需要手工干预。与其他的形式化验证技术相比,时序等价性检查具有原理简单、易于理解和使用的优点。因此,本文将时序等价性检查技术引入到系统级软错误可靠性分析领域,深入研究了基于时序等价性检查的电路软错误系统级可靠性分析理论和方法,取得了如下创新成果:1.提出一种基于错误传播模型和时序等价性检查的软错误敏感点筛选方法。该方法首先从电路中提取软错误的传播行为模型,然后基于该模型对故障电路与原电路进行等价性检查,识别对软错误敏感的时序单元。实验结果表明,提出的方法不仅可以精确筛选出电路中所有的软错误敏感点,还可以检测容错逻辑的有效性。2.首次证明了一般电路的软错误免疫力主要来源于对软错误部分免疫的结点;并证明了电路及其组件的可靠性不仅随电路的输入分布变化而变化,而且随时间动态变化。从而为研究能够充分利用电路自身免疫力有效指导软错误保护的可靠性分析新方法提供理论依据。3.提出一种运行时时序单元软错误可靠性排序方法和一种近似的时序单元软错误可靠性排序方法。其中,运行时可靠性排序方法能够根据输入分布和初始状态分布精确地离线预测电路中时序单元的运行时软错误可靠性排序。而近似的可靠性排序方法能够在输入分布未知的情况下,为工程师提供关于容错设计方面的初步指导。实验结果表明,两种方法都能够为电路的有选择性保护提供有效指导;且在相同的容错代价下,基于运行时方法的指导可以获得更高的可靠性;而近似的方法可以分析规模更大的电路。4.提出一种基于二维分解的高层时序等价性检查方法。二维是指空间维与时间维。首先利用切片技术对验证对象进行空间维分解,然后在对切片进行等价性检查的过程中动态插入逻辑割点,实现时间维分解。实验表明,该方法能够有效地缓解存储空间爆炸问题。5.设计实现了一个基于时序等价性检查的电路系统级软错误可靠性分析框架SEC-HSERA(Sequential Equivalence Checking based Hybrid Soft Error Reliability Analyzer)。该框架集成了本文提出的软错误敏感点筛选方法、运行时可靠性分析方法、近似的可靠性分析方法以及面向时序等价性检查的二维分解指导模块。将SEC-HSERA原型系统应用于32位嵌入式微处理器Estar2中译码器电路的软错误可靠性分析,并基于分析结果,对译码器的时序单元进行有选择性的软错误保护,最终以22.5%的功耗损失和0.59%的面积损失获得90.4%的错误覆盖率。
|
全文目录
表目录 8-9 图目录 9-11 摘要 11-13 Abstract 13-15 第一章 绪论 15-31 1.1 研究背景 15-19 1.2 系统级软错误可靠性分析方法概述 19-22 1.2.1 错误模型 19 1.2.2 难点分析 19-20 1.2.3 分类及概况 20-22 1.3 相关研究工作及存在的问题 22-28 1.3.1 相关研究工作 22-27 1.3.2 存在的问题 27-28 1.4 研究目标 28 1.5 主要研究工作与研究成果 28-30 1.6 论文结构 30-31 第二章 背景 31-39 2.1 时序电路基础 31 2.2 等价性检查技术 31-35 2.2.1 等价性检查分类 32-33 2.2.2 相关等价性检查技术 33-35 2.3 马尔科夫过程与马尔科夫链 35-38 2.4 本章小结 38-39 第三章 基于时序等价性检查的软错误敏感点筛选方法 39-49 3.1 引言 39-40 3.2 故障时序传播依赖图 40-41 3.3 软错误敏感点筛选算法 41-45 3.3.1 基本思想与计算模型的构建 41-43 3.3.2 算法流程 43-44 3.3.3 实例分析 44-45 3.4 实验结果 45-48 3.4.1 实验一 46-47 3.4.2 实验二 47-48 3.5 本章小结 48-49 第四章 时序电路软错误免疫力分析 49-61 4.1 引言 49-50 4.2 实验分析 50-53 4.2.1 实验方法 50-51 4.2.2 实验结果 51-53 4.3 理论分析 53-58 4.3.1 基本概念 54-55 4.3.2 理论推导 55-57 4.3.3 相关结论 57-58 4.4 讨论 58-59 4.5 本章小结 59-61 第五章 基于时序等价性检查的时序单元软错误可靠性排序 61-87 5.1 引言 61-62 5.2 基本思想 62-63 5.3 脆弱状态集的计算 63-69 5.3.1 计算模型 63-64 5.3.2 算法流程 64-66 5.3.3 例子 66-68 5.3.4 理论基础 68-69 5.4 脆弱状态脆弱因子的计算 69-75 5.4.1 电路模型构建 69-71 5.4.2 基于马尔科夫链理论的VSVF 计算方法 71-73 5.4.3 优化技术 73-75 5.5 状态空间分布向量的计算 75-77 5.6 时序单元软错误可靠性排序方法 77-81 5.6.1 运行时软错误可靠性排序方法 77-80 5.6.2 近似的软错误可靠性排序方法 80-81 5.7 实验 81-85 5.7.1 错误覆盖率的获取 81-82 5.7.2 实验一 82-84 5.7.3 实验二 84-85 5.8 本章小结 85-87 第六章 基于二维分解的高层时序等价性检查 87-97 6.1 引言 87-88 6.2 分解技术 88-90 6.2.1 面向等价性检查的程序切片 88-89 6.2.2 层次化逻辑割点插入 89-90 6.3 二维分解时序等价性检查算法 90-94 6.3.1 逻辑割点的选择 91 6.3.2 算法 91-92 6.3.3 例子 92-94 6.4 实验结果 94-96 6.5 本章小结 96-97 第七章 系统级软错误可靠性分析框架 97-113 7.1 SEC-HSERA 框架简介 97-98 7.2 用户需求配置文件 98-99 7.3 Verilog 编译器 99-101 7.3.1 中间代码组织 100 7.3.2 主要的类 100-101 7.4 软错误可靠性分析模块 101-103 7.5 时序等价性检查模块 103-106 7.5.1 基于SAT 的时序等价性检查 103-105 7.5.2 基于PBJ 的时序等价性检查 105-106 7.6 二维分解指导模块 106 7.7 SEC-HSERA 使用说明 106-107 7.8 分析实例 107-111 7.9 本章小结 111-113 第八章 结束语 113-117 8.1 工作总结 113-115 8.2 工作展望 115-117 致谢 117-119 参考文献 119-127 作者在学期间取得的学术成果 127-129 附录A 软错误脆弱度计算示例 129-138 A.1 电路s27 分析过程示例 129-133 A.2 电路 SBA2 分析过程示例 133-138
|
相似论文
- 微流体脉冲驱动—控制的芯片点样系统设计及实验研究,TN402
- 一种可编程实时时钟芯片的研究与设计,TN402
- 无源RFID标签芯片的低功耗电源管理系统,TN402
- 一种电阻式触摸屏控制器芯片设计,TN402
- 面向汽车应用的高可靠性电控单元研究,TN402
- 基于SystemVerilog的URAT模块功能验证,TN402
- 时钟网格在ASIC设计中的应用,TN402
- 基于AES的超高频RFID安全标签芯片的研究与开发,TN402
- 一种新工艺的杂质分布拟合及模型参数提取的研究,TN402
- 应用于射频SOC芯片的低噪声高PSRR的LDO的设计,TN402
- 工艺偏差下的电源地网络快速仿真分析方法,TN402
- 基于65纳米的ARM926EJS低功耗设计实现研究,TN402
- 电流模WLED升压恒流驱动器,TN402
- FPGA芯片TILE单元建模以及故障覆盖率分析,TN402
- 基于龙芯3A的模块化开发板的设计与实现,TN402
- 非接触CPU卡的设计与验证,TN402
- USB2.0总线控制芯片FX2结构原理及应用研究,TN402
- 数据路由系统基于System Verilog语言的验证,TN402
- 基于EOS芯片MAC模块的EDA验证,TN402
- 项目管理在集成电路设计项目中的应用,TN402
- 纳米工艺寄生参数提取优化,TN402
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 设计
© 2012 www.xueweilunwen.com
|