学位论文 > 优秀研究生学位论文题录展示

用于Flash存储器的BCH编解码器设计与验证

作　者: 吴斌
导　师: 王进祥
学　校: 哈尔滨工业大学
专　业: 微电子学与固体电子学
关键词: BCH码 Flash存储器验证综合
分类号: TN762
类　型: 硕士论文
年　份: 2008年
下　载: 110次
引　用: 0次
阅　读: 论文下载

内容摘要

数字信号在其传输、存储的过程中,由于受到各种噪声和干扰的影响,可能发生错误,为了提高信息传输和存储的可靠性,必须采用合适的差错控制技术。近年来由于各种手持设备的流行,带动了Flash存储器的广泛使用,然而由于自身的物理特点,Flash存储器的稳定性较差,经过多次擦写之后,发生错误的概率逐渐增加,为保证数据存储的正确,必须采用合适的纠错码技术。由于BCH码具有较强的纠正随机错误的能力,而且编解码比较简单,很适合用作Flash存储器的纠错码。首先,本文针对Flash存储器的特点,设计了并行化的线性反馈移位寄存器、并行化的钱搜索电路,以及实现了求解错误位置多项式的BM迭代算法,并利用上述模块构造了一个并行化的、最高纠错能力为8位的BCH编解码器,大大加快了BCH编解码速度。其次,介绍了SystemVerilog语言和VMM验证方法学,建立了一个基于VMM方法的验证平台,利用此验证平台对上述BCH编解码器进行了事务级的、随机化的、覆盖率驱动的功能验证,对编解码速度和解码错误概率进行了统计分析,并进行了FPGA验证。最后,对上述BCH编解码器依次进行了逻辑综合、形式验证、时序分析、动态仿真和功耗分析等工作,证明此BCH编解码器功能正确,并能够工作在最高50MHz的时钟频率下,完全满足Flash存储器的应用需求。

全文目录

摘要  3-4
Abstract  4-7
第1章绪论  7-12
  1.1 课题背景  7-8
  1.2 芯片设计技术的发展现状  8
  1.3 纠错码技术简介及其研究现状  8-10
  1.4 本文的主要研究内容  10-11
  1.5 论文结构  11-12
第2章 BCH 编解码器设计  12-28
  2.1 Flash 存储器的特点  12-14
  2.2 伽罗华域  14-16
  2.3 BCH 编码器设计  16-20
    2.3.1 BCH 码的表示方法  17
    2.3.2 生成多项式  17-19
    2.3.3 并行线性反馈移位寄存器  19-20
  2.4 BCH 解码器设计  20-27
    2.4.1 伴随式  20-21
    2.4.2 错误位置多项式  21-24
    2.4.3 并行钱搜索  24-27
  2.5 本章小结  27-28
第3章 BCH 编解码器的验证  28-41
  3.1 System Verilog 语言及VMM 验证方法学  28
  3.2 验证平台及方法  28-33
    3.2.1 验证平台的构建  29-31
    3.2.2 验证平台的控制  31-32
    3.2.3 覆盖率驱动的验证  32-33
  3.3 BCH 编解码器的功能验证  33-39
    3.3.1 基本功能验证  33-35
    3.3.2 编解码速度  35-36
    3.3.3 解码错误概率  36-39
  3.4 BCH 编解码器的FPGA 验证  39-40
  3.5 本章小结  40-41
第4章 BCH 编解码器的综合  41-45
  4.1 BCH 编解码器的逻辑综合  41
  4.2 BCH 编解码器的形式验证  41-42
  4.3 BCH 编解码器的时序分析  42-43
  4.4 BCH 编解码器的动态仿真  43
  4.5 BCH 编解码器的功耗分析  43-44
  4.6 本章小结  44-45
结论  45-46
参考文献  46-51
攻读学位期间发表的学术论文  51-53
致谢  53

用于Flash存储器的BCH编解码器设计与验证

内容摘要

全文目录

相似论文