学位论文 > 优秀研究生学位论文题录展示

64位RISC流核心主流水线的设计及优化

作　者: 赵齐
导　师: 邢座程
学　校: 国防科学技术大学
专　业: 软件工程
关键词: 同构通用流处理器 RISC 分支预测 浮点流水
分类号: TP332
类　型: 硕士论文
年　份: 2012年
下　载: 16次
引　用: 0次
阅　读: 论文下载
 

内容摘要


在多核处理器和流处理器的发展都受到限制时，CPU和GPU的异构结构在超级计算机领域创造了性能神话。可是异构体系结构在功耗和数据存储上存在先天性不足，成为其性能瓶颈。因此，CPU和GPU的同构系统渐渐受到业界重视，即同构通用流处理器。同构通用流处理器是发挥CPU控制能力和GPU数据处理能力的融合产品，其流核心应在满足强大计算性能的同时具有一定的控制能力和可编程能力。根据这一原则，本文基于Microblaze的RISC指令集设计64位流水线并进行优化。为满足同构通用流处理器的性能要求，所做的工作包括：1.基于Microblaze的32位指令集，设计64位流水线，对数据结构进行64位扩展，以适应流处理器的运算精度要求以及寻址空间的扩展需要；2.在细致分析分支指令执行特征的基础上，对流水线添加基于历史信息的分支预测功能，以改善循环和嵌套执行的条件跳转类分支指令的执行效率。另外，分支预测功能可基本消除无条件跳转类分支的执行开销；3.修改流水线控制信号，在浮点部件中添加流水控制逻辑，让除浮点除和浮点开方指令的其余浮点指令可以流水化执行。浮点流水的设计原则是指令的顺序执行。论文在Xilinx公司的仿真软件Isim上对流水线进行了全面的功能验证，综合资源利用率情况对其进行性能比较。测试激励本着穷尽原则编写。仿真结果显示设计实现了预期的功能要求。

全文目录


摘要  11-12
Abstract  12-13
第一章 绪论  13-19
  1.1 研究背景  13-17
    1.1.1 多核处理器  13-15
    1.1.2 HGPSP 体系结构  15
    1.1.3 流核心主流水线设计  15-16
    1.1.4 Microblaze 核简介  16-17
  1.2 本文主要工作  17
  1.3 本文结构  17-19
第二章 流水线技术  19-29
  2.1 流水线技术溯源  19
  2.2 流水线性能评价标准  19-21
  2.3 流水线关键技术分析  21-24
    2.3.1 相关的分析  21-22
    2.3.2 中断和异常的分析  22-24
  2.4 先进的流水线技术  24-27
    2.4.1 指令动态调度  24-26
    2.4.2 超标量流水线  26-27
  2.5 本章小结  27-29
第三章 流水线逻辑设计  29-48
  3.1 指令集  29-32
    3.1.1 数据格式  29
    3.1.2 指令格式及寻址方式  29-30
    3.1.3 指令分类  30-32
    3.1.4 寄存器  32
  3.2 取指段  32-34
    3.2.1 PC 的产生  32-34
    3.2.2 预取缓冲  34
  3.3 译码段  34-41
    3.3.1 数据相关检测  35-36
    3.3.2 OF/EX 流水线控制信号  36-37
    3.3.3 操作数选择  37-39
    3.3.4 中断异常处理  39-41
  3.4 执行段  41-43
    3.4.1 EX/MEM 流水线控制信号  41-42
    3.4.2 数据定向  42-43
  3.5 访存段  43-45
    3.5.1 MEM/WB 流水线控制信号  43-44
    3.5.2 MEM 段的定向数据  44
    3.5.3 访存地址的对齐检测  44-45
  3.6 写回段  45-47
    3.6.1 异常事件返回地址的产生  46
    3.6.2 WB 的定向数据  46-47
  3.7 本章小结  47-48
第四章 流水线优化设计  48-58
  4.1 流水线性能瓶颈分析  48
  4.2 分支预测  48-52
    4.2.1 常用的分支预测技术  49
    4.2.2 基于分支历史信息的预测  49-50
    4.2.3 分支预测失败的恢复  50-51
    4.2.4 分支预测的逻辑设计  51-52
  4.3 浮点部件的功能流水控制  52-57
    4.3.1 可以流水的指令组合  53
    4.3.2 浮点功能流水的考虑  53-54
    4.3.3 浮点功能流水的的逻辑设计  54-57
  4.4 本章小结  57-58
第五章 功能验证及性能分析  58-73
  5.1 功能验证环境  58
  5.2 64 位简单流水线的功能验证  58-60
  5.3 分支预测的功能验证及性能分析  60-68
    5.3.1 基本功能验证  60-63
    5.3.2 嵌套预测失败的功能验证  63-65
    5.3.3 性能分析  65-68
  5.4 浮点功能流水的验证及性能分析  68-72
    5.4.1 非流水化浮点指令功能验证  68-69
    5.4.2 性能分析  69-72
  5.5 本章小结  72-73
第六章 总结与展望  73-74
  6.1 工作总结  73
  6.2 研究展望  73-74
致谢  74-76
参考文献  76-79
作者在学期间取得的学术成果  79

相似论文

  1. 嵌入式通信管理装置的设计与研究,TP368.1
  2. 基于FPGA的双核模型机CPU的设计与实现,TP332
  3. 基于RISC结构的微控制器分析与设计,TP332
  4. 记录式分支预测器,TP332
  5. 异步RISC微处理器核设计关键技术研究,TP332
  6. 8位RISC微处理器的设计,TP332
  7. 嵌入式处理器中低功耗的BTB研究与设计,TP332
  8. 微处理器中分支处理技术的开发与研究,TP368.11
  9. 一种基于双模结构的分支预测器研究,TP332
  10. 通用型8位MCU内核设计及应用,TP332
  11. 基于数据重用机制的超标量处理器分支预测研究,TP332
  12. 基于PIC12F683 CPU核的设计与研究,TP332
  13. 可穿戴计算系统的SOC模型研究与设计,TP332
  14. 4位RISC MCU IP软核的设计研究,TP332
  15. RISC结构专用指令密码处理器研究与设计,TP332
  16. 基于神经网络的处理器分支预测技术研究,TP332
  17. 基于FPGA的可穿戴计算机的处理器设计,TP332
  18. 32位MIPS构架的流水线的逻辑设计,TP332
  19. 基于FPGA流水线CPU的设计与实现,TP332
  20. 32位嵌入式RISC微处理器设计,TP332
  21. 基于PIC16F676 CPU的设计与实现,TP332

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机（不连续作用电子计算机） > 运算器和控制器（CPU）
© 2012 www.xueweilunwen.com