学位论文 > 优秀研究生学位论文题录展示

4位RISC MCU IP软核的设计研究

作　者: 柯志斌
导　师: 凌朝东
学　校: 华侨大学
专　业: 物理电子学
关键词: RISC 微控制器 IP核 Verilog
分类号: TP332
类　型: 硕士论文
年　份: 2008年
下　载: 93次
引　用: 0次
阅　读: 论文下载

内容摘要

本课题的研究目的是开发并设计一款面向家用电器类产品的4位RISC MCU IP软核。在对市场需求的调研对比后,通过对各种家用电器类产品的具体功能、应用特点及硬件需求进行了分析,确定了CPU的架构及常用的外围硬件资源做为本课题的研究基础,以便今后在此设计的基础上衍生出系列化产品。经过深入细致的研究,本课题设计的MCU最终采用了数据总线和指令总线相互分离的哈佛双总线、以及Microchip公司PIC微控制器的两级流水线体系结构;指令集主要参考了PIC的指令集架构,并结合自身的硬件资源特点进行设计。通过深入分析PIC及其他知名系列单片机系统结构、指令系统和系统时序,把握了微控制器的设计思想,并且在此基础上对精简指令集MCU IP核进行顶层功能和结构的定义与划分;采用自顶向下的数字系统设计方法,建立了一个可行有效的RISC MCU IP核模型;采用IP核重用技术、当前流行的Verilog硬件描述语言和高层次综合方法,对各个模块进行设计描述;并借助多种EDA工具对各个具体功能模块及整个系统进行了仿真,综合和验证。本系统IP核的设计主要包括CPU基本模块、外围常用基本模块和MCU的中断系统。本文着重按照流水线的工作流程具体讨论了CPU各基本模块的工作原理和设计实现方法,大致介绍了外围常用基本模块,最后就MCU的中断系统进行了详细的描述。整个系统已经通过了全面的指令集测试,包括单条指令集测试和指令组合测试。经测试验证结果表明:所设计的MCU IP核能够准确无误的执行除stop、wait以外的38条指令,达到了所要设计的MCU的性能指标要求。

全文目录

论文摘要  3-5
ABSTRACT  5-10
第一章：绪论  10-14
  1.1 单片机简介  10-11
  1.2 本课题的选题目的和意义  11-12
    1.2.1 本课题的选题背景  11
    1.2.2 课题的选题目的和意义  11-12
  1.3 论文的研究内容与结构安排  12-14
    1.3.1 研究内容与方法  12-13
    1.3.2 论文结构安排  13-14
第二章：设计方法与设计流程  14-22
  2.1 数字系统高层次设计  14-20
    2.1.1 自顶向下设计方法与设计流程  14-18
    2.1.2 硬件描述语言  18-19
    2.1.3 高层次设计技术优点  19-20
  2.2 MCU IP 核设计流程  20-22
第三章：RISC MCU IP 核的结构设计与指令集分析  22-30
  3.1 微控制器的硬件结构及特点  22-24
  3.2 微控制器的架构  24-26
    3.2.1 资源概述  24
    3.2.2 CPU 的时序图和指令周期  24-26
  3.3 指令系统  26-30
    3.3.1 指令系统概述  26-27
    3.3.3 RISC 的定义与特点  27
    3.3.4 RISC 指令集的选取  27-30
第四章：MCU IP 核模块电路的设计  30-45
  4.1 MCU IP 核的基本模块实现  30-40
    4.1.1 系统时钟产生电路模块（clk_gen）  31-32
    4.1.2 指令译码器（decode）  32-33
    4.1.3 数据选择器（data_mux）  33-34
    4.1.4 算数逻辑运算单元 ALU（aluown）  34-36
    4.1.5 程序计数器和堆栈（prgm_cntr）  36-37
    4.1.6 特殊功能寄存器模块  37-38
    4.1.7 I/O 模块  38-40
  4.2 定时/计数器与基准定时器  40-41
    4.2.1 通用定时/计数器（time10）  40
    4.2.2 基准定时器（basetimer）  40-41
  4.3 看门狗  41-42
  4.4 音频控制模块  42
  4.5 存储器设计  42-45
第五章：MCU 的中断系统设计  45-52
  5.1 中断源  46-47
  5.2 中断优先级设计  47-49
  5.3 中断响应  49
  5.4 PC 和堆栈模块  49-50
  5.5 中断系统的仿真验证  50-52
第六章：MCU IP 核的FPGA 仿真与综合  52-61
  6.1 仿真和综合概述  52
  6.2 功能仿真  52-53
  6.3 逻辑综合  53-55
  6.4 综合后仿真  55-56
  6.5 布局布线  56
  6.6 时序仿真  56-57
  6.7 仿真策略及仿真图  57-59
  6.8 功能评价与仿真体会  59-61
    6.8.1 功能和性能评价  59-60
    6.8.2 仿真体会  60-61
第七章：总结与展望  61-62
参考文献  62-73
作者在攻读硕士学位期间发表的论文  73-74
致谢  74

4位RISC MCU IP软核的设计研究

内容摘要

全文目录

相似论文