学位论文 > 优秀研究生学位论文题录展示

基于PIC12F683 CPU核的设计与研究

作　者: 方赟
导　师: 钟传杰
学　校: 江南大学
专　业: 微电子学与固体电子学
关键词: 高性能微控制器 RISC-CPU 流水线设计功能仿真逻辑综合全加器多数决定门
分类号: TP332
类　型: 硕士论文
年　份: 2011年
下　载: 25次
引　用: 0次
阅　读: 论文下载

内容摘要

随着集成电路设计水平的稳步提高,集成电路设计已经进入了系统级芯片设计时代。基于IP核复用技术的设计方法能够极大的提高SOC开发效率,降低设计成本,从而逐渐成为一种主流的设计方法。本文以SOC关键技术之一的嵌入式IP核设计技术为研究出发点,以八位嵌入式微控制器IP核的设计为目标,对IP核的设计技术进行了实践与研究。本课题是设计一个基于PIC微控制器的RISC-CPU软核,该RISC-CPU软核的设计采用了PIC微控制器的哈佛双总线结构,该种架构设计的好处是便于指令流水线设计的实现。通过对PIC12F683微控制器内部结构的分析,将CPU内核划分为程序计数器、堆栈、指令寄存器、指令译码器、算术逻辑运算单元、数据存储器、看门狗和分频器等主要功能子模块。对于以上各个功能子模块,本文均采用全定制的设计方法来实现,在不影响模块功能的前提下采用优化结构以便节省系统资源。尤其是对ALU单元的设计,对基本单元全加器进行优化,提出了一种基于多数决定门的新型全加器结构。每个子模块的设计包括功能分析、源代码的实现以及模块的功能仿真。出于速度方面优化的考虑,本文对PIC微控制器的流水线结构进行了改进,将原先的两级流水线改用四级流水线来实现。本课题中设计CPU内核的指令系统是与PIC微控制器中一款中低档微控制器的指令系统相兼容的。这样设计的目的是一方面可以节省指令系统的开发时间,简化整个CPU系统的设计;另一方面可以直接采用PIC微控制器的指令汇编器而不需要重新针对指令系统去设计一个汇编器,缩短了设计周期。本课题运用先进的EDA工具对设计进行功能仿真和综合优化,功能仿真是用于验证设计功能的正确性,综合则是根据相关约束对电路进行优化。本设计使用SMIC 0.35um的工艺库进行综合,RTL描述语言则采用当前流行的Verilog HDL语言。仿真结果表明所设计的CPU能够以四级流水线的方式执行指令,并能够正确地完成指令的指定功能,达到了预期的设计目标。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-10
  1.1 研究的背景和意义  7-8
  1.2 MCU 的分类  8
  1.3 MCU 的现状和发展前景  8
  1.4 PIC 单片机的特点  8-9
  1.5 论文的主要工作内容  9-10
第二章设计方法与设计流程  10-15
  2.1 数字系统的设计技术  10-11
    2.1.1 Top-down 设计与Bottom-up 设计  10-11
    2.1.2 IP 核复用技术  11
  2.2 数字系统的实现方式  11-12
  2.3 数字系统设计的流程  12-14
  2.4 本章小结  14-15
第三章微控制器的内部结构分析  15-29
  3.1 微控制器的哈佛总线结构分析  15-16
  3.2 流水线结构分析  16-18
  3.3 微控制器的架构分析  18-19
  3.4 微控制器存储器的组织结构分析  19-28
    3.4.1 程序存储器结构  19-21
    3.4.2 数据存储器结构  21-22
    3.4.3 间接寻址FSR 和INDF 寄存器  22-24
    3.4.4 状态寄存器STATUS  24-26
    3.4.5 选择寄存器OPTION  26-28
  3.5 本章小结  28-29
第四章指令系统的分析与设计  29-38
  4.1 指令系统概述  29
  4.2 精简指令系统RISC  29-30
  4.3 PIC 系列微控制器的指令系统  30-37
    4.3.1 指令时序  30-34
    4.3.2 指令码的分配格式  34-35
    4.3.3 指令功能分类  35
    4.3.4 寻址方式  35-37
  4.4 本章小结  37-38
第五章流水线设计的分析与实现  38-42
  5.1 流水线设计的实现  38-39
  5.2 流水线设计的问题分析  39-41
    5.2.1 数据相关  39-40
    5.2.2 分支转移  40-41
  5.3 本章小结  41-42
第六章 RISC-CPU 各模块单元设计  42-63
  6.1 程序计数器PC  42-44
  6.2 堆栈STACK  44-45
  6.3 指令寄存器(instruction register)  45-47
  6.4 指令译码器(instruction decoder)  47-49
  6.5 算术逻辑运算单元ALU  49-56
    6.5.1 全加器单元的设计  49-54
    6.5.2 算术逻辑运算单元ALU 的代码设计  54-56
  6.6 数据存储器(RAM)  56-58
  6.7 看门狗和分频器  58-60
  6.8 中断源TMR0  60-62
  6.9 本章小结  62-63
第七章 RISC-CPU 的仿真与综合  63-73
  7.1 RISC-CPU 的功能仿真  63-69
    7.1.1 基本指令操作的验证  64-67
    7.1.2 数据前递的验证  67-68
    7.1.3 流水线清理（pipeline flush）的验证  68-69
    7.1.4 判断跳跃指令的验证  69
  7.2 RISC-CPU 的综合  69-72
    7.2.1 综合的过程  70
    7.2.2 综合的约束  70-71
    7.2.3 综合的结果  71-72
  7.3 本章小结  72-73
第八章总结  73-74
致谢  74-75
参考文献  75-78
附录1：作者在攻读硕士学位期间发表的论文  78-79
附录2：微控制器中的指令系统  79-80

基于PIC12F683 CPU核的设计与研究

内容摘要

全文目录

相似论文