学位论文 > 优秀研究生学位论文题录展示

54位×54位冗余二进制乘法器的研究与设计

作　者: 王晓泾
导　师: 崔晓平
学　校: 南京航空航天大学
专　业: 电路与系统
关键词: 冗余二进制乘法器修正Booth算法并行前缀进位选择
分类号: TP332.22
类　型: 硕士论文
年　份: 2012年
下　载: 1次
引　用: 0次
阅　读: 论文下载

内容摘要

乘法器是数字信号处理器中不可或缺的重要运算单元,是完成高性能实时数字信号处理和图像处理的关键所在。因此高性能乘法器的设计和实现对提高处理器的各项性能指标是非常必要的，关于提高乘法器性能的研究也一直是国内外关注的热点话题。乘法器运算包括部分积的产生、部分积的压缩和最终积的产生三个关键模块。通过对这三个模块的算法和结构进行深入的分析研究，本文设计了一种基于冗余二进制（RedundantBinary,RB）的54位×54位乘法器。在部分积产生模块，通过对Booth算法及相关算法的研究，采用2阶Booth算法编解码结构使部分积的数目减少一半。由于冗余二进制加法器（RedundantBinary Adder,RBA）进位无关的特性和规整的结构及互连，在部分积压缩阶段以冗余二进制数的形式对部分积进行压缩。最后通过冗余二进制-二进制(Normal Binary,NB)转换器将冗余二进制积转换为二进制积。由于二进制加法器中的所有结构都可以用于构成RB–NB转换器，因此在分析传统并行前缀加法器结构的基础上，本文介绍了一种高性能的并行前缀/进位选择结构。最终的RB–NB转换器采用Sklansky并行前缀结构和进位选择结构的混合结构，并对Sklansky结构进行了优化，有效地解决了其扇出增大引起的延时增加的问题。同时在进位选择结构中使用了适用于RB-NB转换器的“加1”电路以减少面积。论文完成了冗余二进制乘法器从整体结构设计、算法研究到可综合的代码编写、仿真综合等一系列工作。所有的设计均使用Verilog进行实现，并在Synopsys公司的综合工具DesignCompiler上综合得到相关数据。综合数据表明，本文设计的冗余二进制乘法器可以快速正确地完成乘法运算，符合预期的目标。文章的最后使用Astro在版图上对该冗余二进制乘法器进行了实现。

全文目录

摘要  4-5
ABSTRACT  5-12
缩略词  12-13
第一章绪论  13-16
  1.1 课题的研究意义  13
  1.2 课题的研究发展状况  13-14
  1.3 本文的主要研究工作和内容安排  14-16
第二章乘法运算基础  16-20
  2.1 数值的表示方法  16-17
    2.1.1 二进制数表示方法  16-17
    2.1.2 冗余二进制数表示方法  17
  2.2 乘法器硬件实现步骤  17
  2.3 常见乘法器结构  17-19
    2.3.1 迭代乘法器  18
    2.3.2 线性并行阵列乘法器  18-19
    2.3.3 并行乘法器  19
  2.4 本章小结  19-20
第三章 Booth 算法研究  20-26
  3.1 Booth 算法  20-21
  3.2 2 阶 Booth 算法  21-24
    3.2.1 2 阶 Booth 算法原理  21-22
    3.2.2 2 阶 Booth 算法编解码电路  22-24
  3.3 高阶 Booth 算法  24-25
  3.4 本章小结  25-26
第四章压缩器的研究  26-33
  4.1 部分积压缩器构成单元  26-29
    4.1.1 3:2 压缩器  26-27
    4.1.2 4:2 压缩器  27-28
    4.1.3 反极性 4:2 压缩器  28-29
  4.2 部分积压缩树的结构  29-32
    4.2.1 Wallace 树  29-30
    4.2.2 Dadda 树  30-31
    4.2.3 平衡延时树  31-32
    4.2.4 倒置阶梯树  32
  4.3 本章小结  32-33
第五章定点加法器的研究  33-44
  5.1 加法器运算原理  33-34
  5.2 经典加法器结构  34-37
    5.2.1 行波进位加法器  34
    5.2.2 进位跳跃加法器  34-35
    5.2.3 进位选择加法器  35-36
    5.2.4 超前进位加法器  36-37
  5.3 并行前缀加法器  37-42
    5.3.1 Kogge-Stone 树  39
    5.3.2 Brent-Kung 树  39-40
    5.3.3 Han-Carlson 树  40
    5.3.4 Sklansky 树  40-41
    5.3.5 Ling 加法器  41-42
  5.4 64 位基于 SK 优化结构的并行前缀/进位选择加法器  42-43
  5.5 本章小结  43-44
第六章冗余二进制乘法器原理  44-51
  6.1 冗余二进制乘法器部分积的产生  44-46
    6.1.1 冗余二进制编码  44
    6.1.2 NB-RB 的转换  44-45
    6.1.3 错误修正  45-46
    6.1.4 冗余二进制部分积产生举例  46
  6.2 冗余二进制半加器和全加器  46-48
    6.2.1 冗余二进制半加器  46-47
    6.2.2 冗余二进制全加器  47-48
  6.3 RB-NB 的转换  48-50
  6.4 本章小结  50-51
第七章冗余二进制乘法器的设计、验证、综合与实现  51-61
  7.1 冗余二进制乘法器及关键模块的设计与验证  51-56
    7.1.1 冗余二进制乘法器整体设计  51-52
    7.1.2 Booth 编码模块  52-53
    7.1.3 压缩器模块  53-55
    7.1.4 转换器模块  55-56
  7.2 冗余二进制乘法器的综合  56-59
    7.2.1 综合与综合策略  56-58
    7.2.2 综合结果  58-59
  7.3 版图实现  59-60
    7.3.1 Astro 简介  59-60
    7.3.2 版图实现  60
  7.4 本章小结  60-61
第八章总结与展望  61-63
  8.1 全文总结  61
  8.2 工作展望  61-63
参考文献  63-67
致谢  67-68
在学期间的研究成果及发表的学术论文  68

54位×54位冗余二进制乘法器的研究与设计

内容摘要

全文目录

相似论文