学位论文 > 优秀研究生学位论文题录展示

65nm工艺运算器全定制设计技术与方法

作　者: 郭海勇
导　师: 陈书明
学　校: 国防科学技术大学
专　业: 软件工程
关键词: 加法器 乘法器 全定制 电路优化 版图设计
分类号: TN402
类　型: 硕士论文
年　份: 2011年
下　载: 62次
引　用: 0次
阅　读: 论文下载
 

内容摘要


YHFT-DX DSP采用65nm工艺设计,要求在SS条件下达到600MHz的设计目标,内核性能的高低是全芯片达到设计要求的关键。论文以YHFT-DX DSP的CPU内核性能优化为背景,对半定制与全定制相结合的设计方法、全定制运算器设计与实现、全定制与自动化相结合的设计方法等关键技术进行了研究,主要完成了以下工作:1)在内核性能优化的过程中,本文首先对RTL级代码设计进行了充分的优化,然后根据综合结果,对一些处在数据通路上的关键路径采用了全定制模块来提高性能;2)深入研究了加法器算法,改进了带进位输入的加法器和带结果选择的加法器,并结合内核中移位与分支部件需求,采用全定制设计方法实现了一款带饱和判断的32位加法器,版图后模拟表明,在SS条件下该加法器Sum延时330ps,饱和信号Sat延时279ps,物理综合时序分析结果表明,关键路径延时大大减小;3)在研究了SIMD乘法器算法的基础上,定制设计了一款16×8乘法器,并由四个该结构的乘法器实现了4个8×8 SIMD乘法、2个16×16乘法和一个32×16乘法,通过对定制的16×8乘法器版图后模拟,第一栈延时仅470ps,完全消除了时序违反;4)对全定制设计与自动化相结合的设计方法进行了探索,在电路优化方面,提出了一种电路自动优化的方案,该方案可省去设计者手工优化晶体管尺寸的过程,提高设计效率。在版图设计方面,提出了一种定制单元与自动布线相结合的版图设计方法。实验结果表明,该方法在面积增加约20%的情况下节省了23.8%的设计时间,在迭代过程中节省时间达50%以上。在YHFT-DX的内核优化过程中,广泛采用了上述的设计技术和方法,很好地提高了设计性能,缩短了设计周期,达到了设计目标。

全文目录


摘要  9-10
Abstract  10-11
第一章 绪论  11-18
  1.1 课题的相关研究介绍  11-16
    1.1.1 全定制设计技术相关研究  11-13
    1.1.2 65nm工艺设计优势与挑战  13-14
    1.1.3 加法器研究介绍  14-15
    1.1.4 乘法器研究介绍  15-16
  1.2 课题来源与研究意义  16-17
  1.3 论文的组织结构  17-18
第二章 半定制与全定制设计相结合的优化方法研究  18-24
  2.1 逻辑综合优化的相关技术研究  18-20
  2.2 综合约束的设置  20-21
  2.3 引入全定制设计的方法研究  21-23
    2.3.1 引入全定制设计的方法  21-22
    2.3.2 乘法部件定制乘法器的确定  22-23
  2.4 本章小结  23-24
第三章 高性能全定制加法器研究与实现  24-38
  3.1 加法器概述  24-27
    3.1.1 高性能加法器结构介绍  24-27
  3.2 加法器改进结构的研究  27-29
    3.2.1 带进位输入的加法器研究  27-28
    3.2.2 带结果选择的加法器研究  28-29
  3.3 加法器在移位与分支部件中的应用  29-37
    3.3.1 移位与分支部件结构概述  29-30
    3.3.2 加法器在移位与分支部件中的应用  30-31
    3.3.3 全定制加法器设计  31-36
    3.3.4 全定制加法器验证与性能分析  36-37
  3.4 本章小结  37-38
第四章 16 位全定制乘法器设计  38-47
  4.1 YHFT-DX乘法部件的功能和结构概述  38-39
  4.2 16 位全定制乘法器算法设计  39-43
    4.2.1 部分积产生算法  39-41
    4.2.2 部分积压缩算法  41-42
    4.2.3 不同位宽乘法的实现  42-43
  4.3 16 位全定制乘法器实现  43-46
    4.3.1 16 位全定制乘法器电路和版图  43-45
    4.3.2 16 位全定制乘法器验证与性能分析  45-46
  4.4 本章小结  46-47
第五章 全定制与自动化结合的设计方法研究  47-61
  5.1 全定制电路优化技术的研究  47-55
    5.1.1 电路优化的一般方法  47-50
    5.1.2 一种电路自动优化的思想  50-55
  5.2 定制单元与自动布线结合的版图设计  55-60
    5.2.1 16 位SIMD加法器功能描述  55-56
    5.2.2 电路性能及功能模型提取  56
    5.2.3 单元版图设计  56-57
    5.2.4 单元版图LEF信息提取  57-58
    5.2.5 单元布局与自动布线  58
    5.2.6 版图后验证与版图优化  58-59
    5.2.7 与传统的全定制版图设计方法和半定制设计的比较  59-60
  5.3 本章小结  60-61
第六章 全文总结和工作展望  61-62
  6.1 全文总结  61
  6.2 工作展望  61-62
致谢  62-63
参考文献  63-66
作者在学期间取得的学术成果  66

相似论文

  1. 一款基于L6562的高功率因数电路设计,TN402
  2. 低压低功耗CMOS模拟乘法器研究与设计,TN432
  3. 基于宏单元异步乘法器的研究与设计,TP332.22
  4. 嵌入式高精度NTP网络时间服务器研究与实现,TP393.05
  5. GPS校准的数字式守时钟研究,TN967.1
  6. 光学向量矩阵乘法器原理及其实现方法研究,TP332.22
  7. 基于忆阻器的加法器和乘法器高效设计与模拟,TP332.2
  8. 并行反馈进位加法器研究,TP332.21
  9. 乘法器复用的多路FFT处理器研究与设计,TN919.3
  10. 基于MSP430电容测量装置的设计与改进,TM934.2
  11. 基于EDA技术的经络感传测试系统,R319
  12. 基于浮点数的CORDIC算法的研究与设计,TP301.6
  13. 面向全定制宏模块的时序建模技术研究与实现,TN47
  14. 基于MSP430电容测量装置的设设设改进,TM934.2
  15. 定点运算部件的算法结构研究与优化设计,TP332.22
  16. 基于宏单元异步加法器的研究与设计,TP332.2
  17. 一款防数据残留攻击的安全SRAM全定制设计,TP333.8
  18. X型DSP低功耗SRAM的设计与实现,TP333
  19. 亚微米数字集成电路约束及收敛方法研究,TN492
  20. 半定制与全定制混合流程时钟网络设计,TN402
  21. 三端式磁通门传感器接口ASIC设计,TN492

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 一般性问题 > 设计
© 2012 www.xueweilunwen.com