学位论文 > 优秀研究生学位论文题录展示

星载电子标准化总线接口底层模块设计

作　者: 张磊
导　师: 张迎春
学　校: 哈尔滨工业大学
专　业: 控制科学与工程
关键词: 标准化总线接口模块设计时钟数据恢复
分类号: V443
类　型: 硕士论文
年　份: 2012年
下　载: 12次
引　用: 0次
阅　读: 论文下载

内容摘要

星载电子标准化总线接口是实现快速响应空间的前提，对未来的太空探索及情报收集具有战略意义。提高对战争的反应速度，是未来战争制胜的关键之一。保证快速反应卫星的快速设计、快速制造、快速测试和快速发射、部署等是非常重要的。实现星载电子总线接口的标准化是目前许多国家研究的热点。本文主要设计了标准化总线接口的底层通信模块，利用FPGA实现了底层模块的基本功能。主要完成了以下工作：首先，通过分析制定的标准化总线协议，确定合理的设计方案，并选择合适的总线收发器。低速通道收发器采用RS485芯片，高速100Mbps通道采用M-LVDS芯片作为收发器；其次，底层模块采用自顶向下的设计方法，将其分为若干子模块分别进行设计，提高了设计效率和设计的灵活性，缩短了设计时间，提高了系统性能与通用性，有利于同接口的其它模块联合，发现错误时也容易修改。主要的子模块包括发送模块、接收模块、组帧解帧模块、8b/10b编解码模块；再次，介绍了时钟数据恢复的基本原理及相关问题，对锁相环(PLL)以及数字延迟锁相环(DLL)的基本工作原理进行阐述。选用过采样方法，通过FPGA内部的时钟管理模块产生两相时钟作为采样时钟，实现数据恢复功能；最后通过综合测试系统对设计的模块进行验证。通过验证表明本文提出的标准化总线接口的底层模块设计方案是合理有效的，可以实现标准化总线接口的基本功能。

全文目录

摘要  4-5
Abstract  5-8
第1章绪论  8-15
  1.1 课题研究的背景及意义  8-10
  1.2 国内外研究现状  10-13
  1.3 主要研究内容  13-14
  1.4 文章结构  14-15
第2章协议与接口结构  15-26
  2.1 引言  15
  2.2 物理层  15-20
    2.2.1 物理层位编码  15
    2.2.2 收发控制  15
    2.2.3 物理层帧结构  15-16
    2.2.4 线缆  16-18
    2.2.5 RS485 的相关特性及外围电路连接图  18-19
    2.2.6 M-LVDS传输芯片相关特性及外围电路  19-20
  2.3 数据链路层  20-23
    2.3.1 链路层编码方式  20-21
    2.3.2 链路层的帧格式  21-23
  2.4 标准化总线接口的总体结构  23-25
  2.5 本章小结  25-26
第3章模块化设计  26-50
  3.1 引言  26
  3.2 时钟模块设计  26-27
  3.3 发送模块  27-38
    3.3.1 组帧模块设计  27-31
    3.3.2 编码模块设计  31-34
    3.3.3 发送子模块设计  34-38
  3.4 接收模块  38-49
    3.4.1 接收子模块设计  38-41
    3.4.2 解码模块  41-44
    3.4.3 解帧模块  44-49
  3.5 本章小结  49-50
第4章高速通信时钟数据恢复  50-61
  4.1 引言  50
  4.2 时钟数据恢复的方法  50-53
    4.2.1 闭环结构  50-51
    4.2.2 开环结构  51-53
  4.3 数字时钟管理模块  53-56
    4.3.1 PLL的基本原理  53-54
    4.3.2 DLL的基本原理  54-56
  4.4 时钟数据恢复实现  56-60
    4.4.1 设计方案  56-58
    4.4.2 FPGA实现  58-60
  4.5 本章小结  60-61
第5章标准化接口实验  61-67
  5.1 实验条件  61-63
  5.2 系统测试  63-66
  5.3 本章小结  66-67
总结  67-68
参考文献  68-72
致谢  72

星载电子标准化总线接口底层模块设计

内容摘要

全文目录

相似论文