学位论文 > 优秀研究生学位论文题录展示

基于LVDS高速串行数据传输的接收系统研究和设计

作　者: 彭鼎之
导　师: 张庆中
学　校: 电子科技大学
专　业: 微电子学与固体电子学
关键词: 高速串行传输 解串器 自偏置锁相环 时钟数据恢复
分类号: TN851
类　型: 硕士论文
年　份: 2011年
下　载: 164次
引　用: 4次
阅　读: 论文下载
 

内容摘要


论文根据实际应用需求,选择国际上应用比较广泛的高速串行LVDS (Low Voltage Differential Signaling,低压差分信号)接口电路作为研究课题,重点对其接收系统进行了研究分析。由于高速串行传输领域中普遍采用了SER/DES (Serial/Deserializer,串行/解串器)设计构架,论文除了对LVDS接收器进行了设计分析以外,还对时钟和数据恢复的过程进行了重点研究,并基于此提出了对插入时钟式SER/DES结构下的接收系统的整体构架和实现方法。论文首先阐述了LVDS高速串行数据传输接口的应用前景和国内外发展状况,然后对系统间的常用通信方式进行了简要介绍,对LVDS串行传输原理和主要构架以及LVDS标准化定义中规定的电平标准进行了分析。接着介绍了几种常用的SER/DES结构及其优缺点,之后对系统构架中涉及到的锁相环系统原理进行了分析和研究,重点对CDR (Clock and Data Recovery,时钟数据恢复)电路的常用结构进行了对比,确定了本次接收系统所采用的CDR构架。通过对接收系统理论的深入分析,最终设计了一款基于嵌入时钟式SER/DES构架下的LVDS高速串行数据传输接收系统。电路设计过程中,主要对LVDS信号电平接收器和自偏置锁相环等模拟模块进行了重点研究和设计。针对差分串行传输接收器中的宽共模范围要求采用互补差分电路的方式实现,满足了LVDS电平标准规定的接收能力要求;针对系统解串所需的多重等差时钟要求,设计采用9级延时环路锁相环产生多相时钟输出,同时为了提高输出时钟的抖动性能和PVT ( Process Voltage Temperature,工艺/电源电压/温度)条件变化下的系统稳定性,设计采用抗环境干扰性能较好的自偏置锁相环结构。通过模拟模块的优化设计,有效的降低了解串过程中的接收误码率。本文设计的接收系统采用0.18 um BICMOS工艺实现,接收串行数据速率范围为360Mbps~1.44Gbps。通过对各模块和整体电路的仿真表明,该设计能够很好的满足嵌入时钟式SER/DES构架下的LVDS高速串行数据接收要求。

全文目录


摘要  4-5
ABSTRACT  5-10
第一章 绪论  10-14
  1.1 研究背景及意义  10-11
  1.2 国内外发展和研究的现状  11-13
  1.3 论文的主要工作与文章的组织结构  13-14
第二章 LVDS 高速串行通信原理  14-23
  2.1 芯片间通讯方式及其发展  14-17
  2.2 LVDS 高速串行通信原理  17-22
    2.2.1 LVDS 结构与传输原理  18-19
    2.2.2 LVDS 电气标准  19-20
    2.2.3 各种接口电路之间的比较  20-21
    2.2.4 LVDS 传输的主要优势  21-22
  2.3 本章小结  22-23
第三章 接收系统结构的选择与时钟数据恢复技术研究  23-37
  3.1 SER/DES 系统结构基本构架  23-26
    3.1.1 SER/DES 技术的主体构架  23-24
    3.1.2 各种SER/DES 结构实现技术的比较  24-26
  3.2 时钟数据恢复系统中的锁相环应用研究与分析  26-34
    3.2.1 锁相环基本工作原理  26-28
    3.2.2 时钟恢复电路中的锁相环原理  28-31
    3.2.3 自偏置锁相环原理及其实现方式  31-34
  3.3 时钟数据恢复电路的实现原理和结构分析  34-36
    3.3.1 常用CDR 结构的比较分析  34-35
    3.3.2 本次设计采用的CDR 结构  35-36
  3.4 本章小结  36-37
第四章 基于LVDS 传输的接收系统电路设计实现  37-77
  4.1 接收系统的系统构架设计  37-40
  4.2 LVDS 信号接收器设计  40-46
    4.2.1 电路设计  40-41
    4.2.2 实现方案  41-44
    4.2.3 仿真验证  44-46
  4.3 信号上升沿检测电路设计  46-51
    4.3.1 电路设计  46-47
    4.3.2 实现方案与仿真验证  47-51
  4.4 鉴频鉴相器设计  51-54
    4.4.1 主要设计因素  51-52
    4.4.2 结构选择与实现方案  52-54
  4.5 压控振荡器设计  54-60
    4.5.1 主要设计因素  54-55
    4.5.2 结构选择与实现方案  55-60
  4.6 电荷泵和自偏置电路设计  60-66
    4.6.1 电荷泵电路  60-63
    4.6.2 自偏置电路  63-65
    4.6.3 环路滤波器的等效过程  65-66
  4.7 通道选择二分频电路设计  66-68
    4.7.1 模块设计  66-67
    4.7.2 实现方案与仿真验证  67-68
  4.8 串并转换和同步时钟生成模块设计  68-70
    4.8.1 串并转换电路  68-70
    4.8.2 同步时钟生成电路  70
  4.9 锁定判断模块设计  70-71
  4.10 接收系统的整体仿真验证  71-76
  4.11 本章小结  76-77
第五章 总结  77-78
致谢  78-79
参考文献  79-81
作者攻硕期间取得的研究成果  81-82

相似论文

  1. 应用于超高速光纤通信系统中的CDR电路的研究与设计,TN929.11
  2. 水下机器人数字光纤传输系统的研究与设计,TN929.11
  3. 高速串行RapidIO下3.125Gbps CDR中相位插值器的设计,TN47
  4. 多址TH-PPM UWB基带信号产生芯片设计与实现,TN925
  5. 2.5GHz全速率时钟数据恢复电路的设计,TN929.11
  6. 多通道LVDS接收器数据恢复和Skew消除,TN919.82
  7. 高速串行RapidIO中CDR的关键电路设计,TN919.5
  8. 雷达系统的通用信号处理硬件平台设计,TN957.51
  9. 突发模式时钟数据恢复的研究与实现,TN915.63
  10. 应用于PCI-Express的2.5Gbps时钟数据恢复电路的设计与实现,TP336
  11. LVDS接收器中时钟数据恢复电路的研究与设计,TN79
  12. 高速多板系统信号完整性建模与仿真技术研究,TN402
  13. 基于0.13μmCMOS工艺的5Gbps CDR电路的设计与实现,TN432
  14. SoftSerDes在大规模FPGA中的应用研究,TN791
  15. GPON物理层研究与终端的设计,TN929.1
  16. 基于CMOS的PCI Express物理层设计,TP336
  17. PCI Express中的2.5Gbps时钟数据恢复电路的设计与实现,TP336
  18. 基于低压差分信号的串行收发通讯芯片设计,TN839
  19. OBS突发收发卡的设计与实现,TN929.1
  20. 在FPGA中利用SoftSerDes技术实现信号串并转换的研究,TN791

中图分类: > 工业技术 > 无线电电子学、电信技术 > 无线电设备、电信设备 > 接收设备、无线电收音机 > 接收机：按形式分
© 2012 www.xueweilunwen.com