学位论文 > 优秀研究生学位论文题录展示

GPON系统ONUMAC层的研究及FPGA设计

作　者: 郑杭波
导　师: 孟利民
学　校: 浙江工业大学
专　业: 通信与信息系统
关键词: 吉比特无源光网络 MAC层模块设计 Verilog硬件描述语言 Quartus II ModelSim Arria GX
分类号: TN929.1
类　型: 硕士论文
年　份: 2010年
下　载: 51次
引　用: 1次
阅　读: 论文下载

内容摘要

接入网为用户进入城域网和骨干网提供了桥梁，被称为信息传送通道的“最后一公里”。近年来，随着新业务需求的迅速出现，接入网技术开始受到广泛的关注。在有线接入技术领域，GPON无源光网络采用通用成帧协议对Ethernet、TDM、ATM等多种业务进行封装映射，具有高带宽、高速、高效传输、接入灵活等众多特点，已被大多数运营商视为实现接入网业务的宽带化、综合化改造的理想技术。本文首先介绍了PON的发展史并比较了目前几种主流PON技术，指出GPON的技术优势和发展前景。其次，介绍了ITU-T G.984规范的GPON相关协议，分析了GPON系统的组成、协议分层结构、帧结构、工作原理和关键技术。在此基础上还介绍GPON承载的业务。最后主要针对GPON用户终端进行设计。并在对用户终端模型分析的基础上，采用分层设计的思想，提出了以FPGA为MAC层处理核心，对各功能模块进行原理图设计及仿真，完成整体方案的设计及仿真。最后整体级联仿真，并下载到开发平台验证。本论文做了从相关协议介绍，到设计分析，接着在Quartus II等软件环境下验证正确性，最后下载到实际开发平台验证结果，工作逐级深入，基本上完成要求。MAC层为GPON系统的核心层，基于通用成帧协议的TC层可封装多种业务，论文研究了TC层协议和TC层帧结构，针对成帧子层提出了模块化设计方案。在Quartus II环境下，以Arria GX EP1AGX60DF780C6为目标器件，通过硬件描述语言Verilog HDL语言，完成了成帧子层的FPGA实现和整体仿真。文章的最后，对本文的工作进行了总结。

全文目录

摘要  5-6
ABSTRACT  6-9
第1章绪论  9-18
  1.1 PON 基本概念  10-14
  1.2 GPON 究背景及意义  14-16
  1.3 GPON 国内外研究现状与趋势  16-17
  1.4 本文的工作  17-18
第2章 GPON 相关协议及技术  18-39
  2.1 GPON 协议分析  18-30
    2.1.1 GPON 的标准介绍  18
    2.1.2 GPON 系统组成  18-19
    2.1.3 上、下行数据复用技术  19-20
    2.1.4 GPON GT C层协议栈  20-21
    2.1.5 GPON 平面参考模型  21-23
    2.1.6 GPON 的功能模块及接口  23-25
    2.1.7 GPON 帧结构  25-29
    2.1.8 GEM 帧的多路复用结构  29-30
    2.1.9 GEM 帧业务映射方式  30
  2.2 GPON 关键技术  30-38
    2.2.1 测距  30-31
    2.2.2 光电突发同步  31-32
    2.2.3 动态带宽分配  32-34
    2.2.4 AES 加解密  34
    2.2.5 FEC 处理  34-35
    2.2.6 其他关键技术介绍  35-38
  2.3 本章小结  38-39
第3章 GPON 基本业务  39-43
  3.1 GPON 承载的基本业务研究  39-42
    3.1.1 GPON Triple-Play 端到端解决方案研究  39-40
    3.1.2 GPON TDM 业务解决方案研究  40-41
    3.1.3 GPON+xDSL 解决方案研究  41-42
  3.2 本章小结  42-43
第4章 GPON的ONU 及MAC 层的设计  43-56
  4.1 GPON ONU 整体框架设计  43-45
  4.2 MAC 层整体设计结构图  45
  4.3 MAC 层各模块的分析  45-55
    4.3.1 下行帧帧头模块分析  46-50
    4.3.2 负载模块—GEM模块分析  50-54
    4.3.3 其余模块  54-55
  4.4 本章小结  55-56
第5章 MAC 层下行各模块设计与实现  56-85
  5.1 开发环境与开发语言介绍  56-58
    5.1.1 QuartusII 及ModelSim 软件  56-57
    5.1.2 HDL 语言介绍  57
    5.1.3 开发平台介绍  57-58
  5.2 各模块设计实现  58-83
    5.2.1 下行帧产生模块  58-59
    5.2.2 4/16转换与时钟提取模块  59-60
    5.2.3 扑捉下行帧及同步（Psync）模块  60-61
    5.2.4 加解扰模块  61-62
    5.2.5 16/8模块  62-63
    5.2.6 FEC 模块  63-66
    5.2.7 BIP 模块  66
    5.2.8 GTC 解帧模块  66-68
    5.2.9 Ident 模块  68-69
    5.2.10 PLOAMd 模块  69-71
    5.2.11 Plend 模块  71
    5.2.12 USBWmap 模块  71-73
    5.2.13 GEM 模块  73-81
    5.2.14 整体MAC 层模块  81-83
  5.3 下载平台及结果  83-84
  5.4 本章小结  84-85
第6章结论与展望  85-87
  6.1 结论  85-86
  6.2 展望  86-87
参考文献  87-89
附录1 Arria GX开发套件实物图  89-90
附录2 HSMC-H2G实物图  90-91
附录3 英文缩写参考  91-95
致谢  95-96
攻读学位期间参加的科研项目和成果  96

GPON系统ONUMAC层的研究及FPGA设计

内容摘要

全文目录

相似论文