学位论文 > 优秀研究生学位论文题录展示

集成处理器仿真平台SOPC系统可测性方法研究

作　者: 陈叶富
导　师: 彭宇
学　校: 哈尔滨工业大学
专　业: 仪器科学与技术
关键词: 集成处理器 SOPC系统 可测性设计
分类号: TN47
类　型: 硕士论文
年　份: 2011年
下　载: 48次
引　用: 0次
阅　读: 论文下载
 

内容摘要


集成处理器是一种将信息的采集、处理、存储、发送等多项功能集于一体的多功能专用信息处理器,拥有稳定性高、可靠性良好等多项优点。SOPC(System On a Programmable Chip)技术体现了模块化可重用的设计思想,并且软硬件皆可编,导致其拥有强大而灵活地设计能力。借助SOPC技术,用户可以快速地搭建一个稳定、可靠而又功能强大地集成处理器仿真平台。尽管SOPC技术已被广泛地应用到系统设计当中,但是当前针对SOPC系统可测性问题的研究却相当少,目前绝大部分研究集中在SOPC技术应用上。SOPC与SoC系统在设计理念及设计方法上存在许多相似之处。借鉴SoC系统的可测性设计,本文提出一套针对SOPC系统的可测性设计方法。SOPC系统的测试结构可以分成三部分:测试封装设计、测试访问机制和测试调度。本文首先提出一种基于平均值余量的Wrapper扫描链平衡算法用于解决测试封装设计中的扫描链平衡问题。算法通过合理地组合IP核的内部扫描链,尽量缩短最长扫描链长度,使得IP核的测试时间得以缩短。以ITC’02 TestBenchmarks内所有测试集为对象完成的仿真实验证明本算法能极其有效地通过扫描链平衡设计缩短IP核测试时间。针对测试调度问题,本文提出一种基于矩形装箱模型的测试调度算法。该算法将IP核TAM带宽类比成矩形高度,将IP核测试时间类比成矩形长度,测试调度相当于将一系列矩形放到一个高度一定的箱体当中,使得箱体的总长度最小。针对集成处理器仿真平台SOPC系统内的IP核,本文提出的测试调度算法使得SOPC系统的测试时间缩短9.95%。最后,将本文提出的SOPC系统可测性设计相关方法在集成处理器仿真平台SOPC系统上实现。故障注入及检测实验表明,本文提出的方法能够实现集成处理器仿真平台SOPC系统测试,检测系统是否存在故障,并定位故障模块。

全文目录


摘要  4-5
Abstract  5-8
第1章 绪论  8-15
  1.1 课题来源及研究的目的和意义  8-9
  1.2 SOPC 系统可测性方法概述  9-13
    1.2.1 SOPC 系统测试  9-10
    1.2.2 SoC 系统测试  10-13
  1.3 本文的研究内容与结构  13-15
第2章 SOPC 系统测试结构  15-49
  2.1 SOPC 与SoC 系统测试  15-16
  2.2 SOPC 系统测试结构  16-17
  2.3 IEEE 1500 标准测试封装  17-21
  2.4 扫描链平衡算法  21-35
    2.4.1 IP 核测试时间  21-23
    2.4.2 IP 核分类  23-24
    2.4.3 什么是扫描链平衡  24-27
    2.4.4 数学模型  27-28
    2.4.5 启发式算法  28-30
    2.4.6 仿真实验  30-35
  2.5 测试访问机制  35-37
  2.6 测试调度算法  37-48
    2.6.1 问题的引出  37-39
    2.6.2 数学模型  39-41
    2.6.3 基于矩形装箱的测试调度算法  41-46
    2.6.4 仿真实验  46-48
  2.7 本章小结  48-49
第3章 集成处理器仿真平台可测性设计  49-63
  3.1 集成处理器仿真平台SOPC 系统介绍  49-50
  3.2 IP 核可测性条件  50-51
  3.3 SOPC 系统可测性设计实现  51-60
    3.3.1 IP 核测试封装  52-55
    3.3.2 交互式异步通行约定  55-56
    3.3.3 控制单元  56-59
    3.3.4 集成处理器仿真平台测试模型  59
    3.3.5 测试脚本  59-60
  3.4 ModelSim 仿真实验  60-62
  3.5 本章小结  62-63
第4章 集成处理器仿真平台可测性验证  63-72
  4.1 可测性验证原理  63-65
  4.2 功能验证  65-66
  4.3 无故障状态测试  66-67
  4.4 故障注入及检测  67-71
    4.4.1 故障模型  67
    4.4.2 故障注入模型  67-68
    4.4.3 HDLC 故障注入及检测  68-69
    4.4.4 FDJ 故障注入及检测  69-71
  4.5 本章小结  71-72
结论  72-73
参考文献  73-77
攻读学位期间发表的论文  77-79
致谢  79

相似论文

  1. 寄存器文件的可测性设计与实现,TN407
  2. 复杂数字电路板的可测性研究,TN407
  3. IRFPA读出电路设计测试及可测性设计研究,TN215
  4. 边界扫描测试与故障诊断系统开发,TN607
  5. 数字电路测试中扩展相容性多扫描树设计,TN79
  6. 多化学智能充电管理芯片的设计与实现,TM910.6
  7. 基于树形向量解压缩器降低测试数据量的研究,TN407
  8. 脉冲涡流裂纹检测系统研究,TP18
  9. SoC测试优化及其应用技术研究,TN407
  10. SOC可测性技术研究与实现,TN407
  11. GPS基带芯片的可测性设计研究,P228.4
  12. Buck型DC-DC变换器的设计及稳定性分析,TM46
  13. 嵌入式存储器的可测性设计及测试算法研究,TP333.8
  14. 45纳米制成移动处理器测试方法研究,TP332
  15. 一种FPGA嵌入式块RAM设计,TP333
  16. 基于CircularScan结构的低费用测试方法研究,TN47
  17. 系统级嵌入式测试技术研究,TP368.1
  18. RTL数据通路内部功能模块产生测试向量方法研究,TN407
  19. 基于SOPC的集成处理器仿真平台研制,TP368.11
  20. 32通道扫描数采LXI模块的研制,TP274.2

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 大规模集成电路、超大规模集成电路
© 2012 www.xueweilunwen.com