学位论文 > 优秀研究生学位论文题录展示

一种FPGA嵌入式块RAM设计

作　者: 胡小琴
导　师: 赵建明
学　校: 电子科技大学
专　业: 微电子学与固体电子学
关键词: FPGA 嵌入式存储器 FIFO 可测性设计
分类号: TP333
类　型: 硕士论文
年　份: 2010年
下　载: 131次
引　用: 0次
阅　读: 论文下载

内容摘要

随着现场可编程门阵列(FPGA)门数的急剧增长,嵌入式存储器成为了电路内部不可或缺的一部分,内嵌存储器必须满足几个特性:灵活性,数据位宽和深度可自行配置;与FPGA电路的兼容性,满足FPGA布线设计原则;同步设计思想,这是大规模FPGA电路的必然需求;可测性设计,可采用DFT或内建自测试BIST。本文将存储器的设计与FPGA布局思想有机结合起来,不同于一般的单片存储器,它是一种系统的应用,与系统相兼容,文中着重介绍了以下几点:1.电路不同位宽的可配置实现方法;2. FPGA初始化过程中对存储器初始化的电路实现;3.单端存储器实现FIFO功能的FPGA实现;4.内建自测试电路的加入。该电路可以配置为2K×1b,1K×2b,512×4b,256×8b四种工作模式。虽然为单端存储器,但在该FPGA体系结构中,可实现FIFO存储器功能。为了更大化利用RAM资源,整体电路支持对该嵌入式存储器初始化写入,这样就能实现大规模查找表、乘法器、移位寄存器等复杂函数。嵌入式存储器的测试相对来说较复杂,为了减少测试人员的负担和提高测试效率,电路采用BIST设计方案,满足边界扫描标准,实现可测性设计。本文对电路各关键路径都作了仿真分析,确保电路时序延时达到指定目标,最终芯片生产出来,经专业人员测试,电路功能正确,且时序性能也完美地达到了电路设计目标。

全文目录

摘要  4-5
ABSTRACT  5-8
第一章绪论  8-11
  1.1 可编程电路的发展及FPGA 设计原则  8-9
  1.2 国内外发展动态  9
  1.3 论文研究内容  9-11
第二章 FPGA 电路结构  11-16
  2.1 可编程逻辑阵列块（LAB）  11-13
  2.2 可配置通用输入输出单元（IOE）  13-14
  2.3 可配置嵌入式存储阵列块（EAB）  14-15
  2.4 互连线资源  15
  2.5 本章小结  15-16
第三章嵌入式存储器功能结构  16-38
  3.1 嵌入式存储器概述  16-20
    3.1.1 2-kb 可配置存储器电路结构  17-18
    3.1.2 2-kb 可配置存储器电路设计指标  18-20
  3.2 嵌入式存储器可配置位宽设计  20-23
  3.3 嵌入式存储器译码电路设计  23-28
    3.3.1 译码原理  23-25
    3.3.2 行地址译码控制  25-27
    3.3.3 列地址译码控制  27-28
  3.4 嵌入式存储器存储单元设计  28-30
  3.5 嵌入式存储器配置过程中存储单元初始化设计  30-34
  3.6 内建自测试设计  34-35
  3.7 嵌入式存储器布线通道  35-36
  3.8 本章小结  36-38
第四章单端存储器配置为FIFO 的设计  38-49
  4.1 单端存储器实现FIFO 方案  38-41
    4.1.1 传统FIFO 的实现方案  38-39
    4.1.2 单端RAM 的FIFO 实现方法  39-41
  4.2 FIFO 功能结构  41-43
    4.2.1 写地址、读地址模块  41-42
    4.2.2 状态逻辑模块  42-43
  4.3 Quartus 软件生成FIFO 的IP 核  43-45
  4.4 FIFO 功能仿真  45-48
  4.5 本章小结  48-49
第五章局部时序参数仿真及整体功能仿真  49-62
  5.1 同步电路系统构成  49-50
  5.2 EAB 时序性能前仿真  50-52
  5.3 嵌入式存储器在FPGA 系统中的功能仿真  52-56
    5.3.1 基于被动串行模式（Passive Serial）仿真平台的建立  52-54
    5.3.2 在FPGA 系统中的EAB 功能仿真  54-56
  5.4 EAB 时序性能后仿真  56-58
  5.5 测试结果  58-61
  5.6 本章小结  61-62
第六章结论  62-63
致谢  63-64
参考文献  64-66
攻硕期间取得的研究成果  66-67

一种FPGA嵌入式块RAM设计

内容摘要

全文目录

相似论文