学位论文 > 优秀研究生学位论文题录展示

全数字锁相环IP核研究与实现

作　者: 赵信
导　师: 张亮
学　校: 国防科学技术大学
专　业: 电子科学与技术
关键词: 全数字锁相环 锁相环稳定理论 锁相环电路实现
分类号: TN47
类　型: 硕士论文
年　份: 2007年
下　载: 403次
引　用: 3次
阅　读: 论文下载
 

内容摘要


锁相环(Phase-Locked Loop,PLL)电路作为时钟倍频器已经成为当代SOC系统必不可少的核心组成部件。锁相环位于SOC时钟树的最上端,其性能的优劣直接影响并决定了全芯片的最高工作频率和稳定性。随着时钟频率的不断提高,系统的性能受锁相环的影响越来越大,锁相环技术已经成为当代SOC的核心技术之一。模块化设计方法和IP核复用技术使超大规模集成电路设计成为可能。内嵌锁相环IP核电路主要有三种类型:模拟型、数模混合型和全数字型。模拟型和数模混合型锁相环可以实现频率的连续调节,从而能够达到很高的精度,但模拟电路设计难度较大;而全数字型锁相环设计具有难度相对较小、可移植性好、锁定时间快、抗噪声能力强等优点,逐渐成为锁相环设计的焦点。在国外锁相环的工作频率已经达到或超过了6GHz,与此同时,国内自行研制的超过500MHz的高性能锁相环都很少,锁相环技术已经成为国内SOC设计的瓶颈之一。因此,设计自主知识产权的高性能锁相环已经迫在眉睫。本文研究全数字锁相环(ADPLL)的相关理论知识,设计实现了一款高性能可编程锁相环。全数字锁相环的实现方式多种多样,而且绝大多数是非线性系统,所以目前还没有比较成熟的精确的数学模型来对该系统进行建模。本文首先建立了ADPLL精确的数学模型,并用控制理论证明了该模型的稳定性,最后介绍了电路实现、仿真结果及性能分析结果。本论文主要内容包括:1.研究了高性能ADPLL的数学模型和工作机制,研究了锁相环稳定性的相关理论。对所设计的锁相环进行了精确的数学建模,并用李亚普诺夫方法验证了系统的稳定性。2.对数字CMOS工艺下的锁相环实现技术进行了研究。提出了ADPLL的整体设计方案,特别是提出了接近零死区的鉴相器以及高精度的数控振荡器的设计方法。3.提出了鉴频和鉴相分开工作的捕获方式,大大缩减了捕捉时间。4.在对锁相环相关理论研究的基础上,基于SMIC0.13μmCMOS工艺,设计实现了一款高性能可编程锁相环。经模拟验证,该锁相环的最高输出频率可达570MHz。

全文目录


摘要  9-10
ABSTRACT  10-12
第一章 绪论  12-16
  §1.1 课题研究背景  12-13
  §1.2 相关研究  13-14
  §1.3 本文的主要工作  14-15
  §1.4 本文的结构  15-16
第二章 锁相环相关理论  16-26
  §2.1 最基本的锁相环  16-18
  §2.2 线性锁相环、电荷泵型锁相环与软件锁相环  18-20
    2.2.2 电荷泵锁相环  18-19
    2.2.3 软件锁相环  19-20
  §2.3 全数字锁相环  20-26
    2.3.1 全数字锁相环原理与架构  20-22
    2.3.2 ADPLL与传统锁相环的性能比较  22
    2.3.3 全数字锁相环的抖动和噪声问题  22-26
第三章 ADPLL数学模型及稳定性分析  26-41
  §3.1 事件驱动的概念  26-27
  §3.2 时域数学模型  27-34
    3.2.1 鉴频鉴相器数学模型  27-31
    3.2.2 环路滤波器的数学模型  31-32
    3.2.3 DCO的数学模型  32-33
    3.2.4 前置分频器和M分频器的数学模型  33
    3.2.5 整个环路模型  33-34
  §3.3 非线性系统稳定性的判断  34-36
    3.3.1 非线性系统稳定性定义  35
    3.3.2 李亚普诺夫理论  35-36
    3.3.3 李亚普诺夫方法分析ADPLL  36
  §3.4 ADPLL的频域分析  36-41
    3.4.1 鉴频过程频域分析  37-38
    3.4.2 鉴相过程频域分析  38-41
第四章 ADPLL的电路实现  41-59
  §4.1 ADPLL设计要求及总体结构  41-42
  §4.2 行为级仿真  42-44
  §4.3 子模块设计  44-54
    4.3.1 鉴频鉴相器  44-46
    4.3.2 环路滤波器  46-47
    4.3.3 前置分频器  47-48
    4.3.4 MNP分频器  48-51
    4.3.5 数控振荡器  51-54
  §4.4 整体后端设计  54-55
  §4.5 后仿真及性能仿真  55-59
    4.5.1 后仿真  55-56
    4.5.2 性能仿真  56-59
第五章 结束语  59-60
  §5.1 本文的工作总结  59
  §5.2 工作展望  59-60
感谢  60-62
参考文献  62-65
硕士期间发表的论文  65

相似论文

  1. 应用于SoC的全数字锁相环设计,TN47
  2. 基于数字PI运算的全数字锁相环结构设计与仿真,TN911.8
  3. 基于FPGA的片内全数字锁相环系统在SOPC上的实现,TN791
  4. 基于谐波电流注入式整流变压器的变流系统的研究,TM422
  5. 基于DSP和FPGA的新型直流输电换流控制系统的研究与设计,TM721.1
  6. 带宽自适应高阶全数字锁相环的研究与设计,TN911.8
  7. 串联谐振感应加热电源研究,TM924
  8. 基于FPGA的全数字锁相环的研究与设计,TN911.8
  9. 基于模糊控制算法的带宽自适应全数字锁相环研究与设计,TN911.8
  10. 全数字锁相环电路的设计与实现,TN911.8
  11. 一种时域全数字锁相环的设计,TN911.8
  12. 应用于无线通信的全数字锁相环技术,TN911.8
  13. 应用于GSM收发机的数字控制振荡器(DCO)设计,TN752
  14. 感应加热电源逆变器数字控制技术的研究,TP273
  15. 基于FPGA的感应加热电源控制系统,TP273
  16. 基于单片FPGA的数字复接系统设计,TN792
  17. 基于ADPLL逆变器频率跟踪控制方法的研究,TM464
  18. 数字上下变频及全数锁相环关键技术研究,TN911.8
  19. 系统芯片中的全数字锁相环设计,TN911.8
  20. 基于可编程逻辑器件的高频感应加热电源的研究,TN791

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 大规模集成电路、超大规模集成电路
© 2012 www.xueweilunwen.com