学位论文 > 优秀研究生学位论文题录展示

移动视频解码芯片ASIC后端设计

作　者: 李昕蔓
导　师: 易清明
学　校: 暨南大学
专　业: 信号与信息处理
关键词: 逻辑综合形式验证静态时序分析布局布线
分类号: TN919.81
类　型: 硕士论文
年　份: 2010年
下　载: 141次
引　用: 1次
阅　读: 论文下载

内容摘要

AVS标准是我国自主开发的音视频编解码标准,具有压缩比高、运算量低、复杂度低等特点。采用自主技术设计开发的视频解码芯片将使本地数码产品生产商摆脱对国外公司的依赖,但目前国内的IC设计公司大多数欠缺IC后端设计领域的实践经验。随着工艺尺寸大幅降低,设计体积小、功耗低、速度快、成本低的移动视频解码芯片将具有更强的市场竞争力。本文的主要工作是基于Synopsys公司技术先进的ASIC设计与验证平台采用HJTC0.18um CMOS工艺对AVS移动视频解码芯片进行后端设计。论文重点研究了ASIC后端设计中的逻辑综合、形式验证、静态时序分析、布局布线等关键理论,并在此基础上给出芯片的设计流程和优化方案,很好的完成了一个32万门的芯片后端设计工作。本文最后还通过物理验证,验证了本设计的版图信息无设计规则以及电路规则违例。本设计在逻辑综合优化部分加入时钟门控技术,大大减少了芯片的动态功耗,除此,面积也得到了相应的减小；另外,使用primetime工具对芯片做静态时序分析,提高了时序收敛的速度,并且具有高时序分析覆盖率；在芯片的布图规划阶段综合考虑电压降、电迁移、面积等方面,并且通过布局布线的多次优化使芯片的时序快速收敛。

全文目录

摘要  4-5
Abstract  5-6
目录  6-7
第一章绪论  7-11
  1.1 研究背景  7-9
  1.2 研究意义  9-10
  1.3 研究内容  10
  1.4 本章小结  10-11
第二章移动视频解码芯片后端设计概述  11-17
  2.1 移动视频解码器概述  11-12
  2.2 芯片后端设计软件简介  12-13
  2.3 视频解码芯片后端设计流程  13-15
  2.4 本章小结  15-17
第三章视频解码芯片的逻辑综合  17-37
  3.1 逻辑综合概述  17
  3.2 ASIC芯片的逻辑综合流程  17-23
  3.3 移动视频解码芯片的综合  23-36
  3.4 本章小结  36-37
第四章视频解码芯片的形式验证  37-41
  4.1 形式验证概述  37
  4.2 芯片等价性验证的必要性  37-38
  4.3 视频芯片等价性验证流程  38-39
  4.4 本章小结  39-41
第五章视频解码芯片静态时序分析  41-53
  5.1 静态时序分析原理  41-46
  5.2 芯片的静态时序分析流程  46-48
  5.3 时序报告分析  48-52
  5.4 本章小结  52-53
第六章视频解码芯片ASIC版图设计  53-83
  6.1 建立设计环境  54-57
  6.2 芯片的布局规划  57-67
  6.3 时序建立  67-69
  6.4 标准单元的自动摆放  69-72
  6.5 时钟树综合及优化  72-76
  6.6 芯片布线  76-80
  6.7 芯片的版图验证  80-82
  6.8 本章小结  82-83
第七章总结与展望  83-85
参考文献  85-87
硕士期间发表的学术论文  87-89
致谢  89-90

相似论文

基于两级逻辑综合技术的防火墙规则最小化研究,TP393.08
基于GPU的EDA加速技术,TP391.41
FPGA CAD后端流程研究,TN791
基于EOS芯片MAC模块的EDA验证,TN402
FPGA布局布线算法的改进与实现,TN791
多输出函数逻辑综合的理论研究与程序实现,TN47
语音SoC芯片数字后端低功耗研究,TN47
面向全定制宏模块的时序建模技术研究与实现,TN47
基于Cadence的车载终端硬件设计与分析,U463.6
启发式逻辑逆向综合算法研究,TP301.6
应用于集成电路形式化验证的SAT算法研究,TN402
基于BDD的逻辑电路验证,TN791
论司法之另类纠纷解决机制,D926
亚微米数字集成电路约束及收敛方法研究,TN492
RTL元件自动设计方法研究,TN602
基于RISC的微处理器研究与设计,TP368.11
基于Color Petri Nets的HMIPv6协议形式化验证研究,TN929.5
基于MCS-51指令集的CPU硬核设计,TP332
0.18um到90nm工艺转变对P&R影响的研究,TN47
多领域模型自动布局算法研究与实现,TP301.6
基于Wishbone总线的8位MCU的设计和验证,TP332