学位论文 > 优秀研究生学位论文题录展示

FT-C55LP主机接口设计及系统级验证

作　者: 杨国庆
导　师: 孙永节
学　校: 国防科学技术大学
专　业: 软件工程
关键词: 数字信号处理器体系结构指令系统设计流水线主机接口系统级验证
分类号: TP334.7
类　型: 硕士论文
年　份: 2009年
下　载: 22次
引　用: 0次
阅　读: 论文下载

内容摘要

FT-C55LP是一款高性能、低功耗16位定点可编程数字信号处理器。采用先进的超哈佛结构(一条程序存储器总线、5条数据存储器总线和6条地址总线)和12级的深度流水线技术,内核中设计了双乘累加器(MAC)和双算术运算单元(ALU),支持2条指令的并行处理,芯片内部集成了大容量的存储器和丰富的外设,特别适合便携式产品的应用。本人有幸参与了该处理器的研发工作,承担并完成了两部分研究工作,一是FT-C55LP主机接口的设计与验证;二是基于该主机接口的系统级验证平台的设计和系统级验证。本文首先对FT-C55LP的体系结构、指令系统、流水线、数据流单元、地址产生单元及程序控制单元等进行了分析和研究,为设计基于主机接口的系统级验证平台,有效进行系统级验证奠定了基础。分析研究了目前国际上几大主要厂商DSP产品中主机接口的特点,根据FT-C55LP的需求,设计实现了其主机接口——EHPI。该接口为一16位的增强型主机接口,外部主机通过它可以直接访问FT-C55LP的内部RAM。为方便与各种不同种类的主机进行对接,EHPI提供复用和非复用两种模式来传输数据和地址,复用模式提供一条总线传输地址和数据,而非复用模式提供分开的地址之和数据总线。论文给出了该主机接口详细设计及全面的逻辑验证。对于高性能微处理器的设计而言,验证是一项极具挑战性的工作,尤其是系统级验证。开发一个高效、易用的系统级验证平台,对系统级验证的成功起着至关重要的作用。作者设计了一个基于EHPI的验证测试平台,用于FT-C55LP的系统级验证。该平台由平台的核心部分和一些辅助工具组成。平台核心包括EHPI接口协议模型和初始化模型、存储器模型和中断模型等。辅助工具包括格式转换工具、自动结果比较程序等。利用该验证平台,用户可以方便地运行测试向量,并进行模拟结果的正确性判断。利用该平台对FT-C55LP处理器进行了系统级验证。包括:初始化测试,指令系统的测试,已有测试向量的测试等等。通过对验证结果的分析,修改设计再验证,反复迭代使设计达到要求的功能。

全文目录

摘要  11-12
ABSTRACT  12-14
第一章引言  14-21
  1.1 课题研究背景及意义  14
  1.2 课题相关研究  14-19
    1.2.1 数字信号处理器概述  14-16
    1.2.2 DSP芯片中主机接口的发展及应用  16-18
    1.2.3 DSP系统级验证概述  18-19
  1.3 本文主要研究工作  19-20
  1.4 论文组织结构  20-21
第二章 FT-C55LP的体系结构概述  21-39
  2.1 指令系统概述  21-26
    2.1.1 FT-C55LP的指令集  21-22
    2.1.2 指令分类  22-23
    2.1.3 寻址模式  23-26
  2.2 FT-C55LP DSP的总体架构  26-35
    2.2.1 FT-C55LP的超哈佛总线结构  27-28
    2.2.2 FT-C55LP存储结构  28-29
    2.2.3 FT-C55LP的CPU结构  29-34
    2.2.4 FT-C55LP片内外设  34-35
  2.3 FT-C55LP流水线结构和功能  35-38
    2.3.1 FT-C55LP的流水线结构  35-36
    2.3.2 FT-C55LP对支持并行指令的流水线结构  36-37
    2.3.3 流水线保护  37-38
  2.4 本章小结  38-39
第三章增强型主机接口(EHPI)的设计与实现  39-66
  3.1 主机接口的基本功能概述  39-41
    3.1.1 8位主机接口功能与结构概述  39-40
    3.1.2 增强型主机接口的功能概述  40-41
  3.2 增强型主机接口总体设计  41-53
    3.2.1 增强型主机接口总体结构设计  41-42
    3.2.2 EHPI与主机的接口功能的设计  42
    3.2.3 EHPI复用DMA控制器通道的功能设计  42-46
    3.2.4 EHPI可访问存储器的说明  46-47
    3.2.5 EHPI内部寄存器的功能设计  47
    3.2.6 EHPI复位加载与中断功能的设计实现  47-50
    3.2.7 模块划分与模块接口信号的定义  50-53
  3.3 EHPI的模块设计与实现  53-62
    3.3.1 H HPI模块的设计  53-56
    3.3.2 H DMA模块设计  56-61
    3.3.3 H HPIC模块的设计  61-62
  3.4 EHPI的功能验证  62-65
    3.4.1 复位过程的验证  62
    3.4.2 主机非自增模式下读写过程的验证  62-63
    3.4.3 主机连续自增模式读写过程的验证  63-64
    3.4.4 主机和DSP之间互相发送中断请求的验证  64-65
  3.5 本章小结  65-66
第四章 FT-C55LP验证的策略与验证平台的设计  66-81
  4.1 系统级验证概述  66
  4.2 FT-C55LP的验证策略  66-71
    4.2.1 测试向量规划  66-68
    4.2.2 验证平台策略  68-69
    4.2.3 激励产生和结果分析策略  69-70
    4.2.4 验证环境的建立  70-71
  4.3 基于EHPI的验证平台的实现  71-78
    4.3.1 测试模型功能分析  71-72
    4.3.2 测试平台核心部分设计  72-74
    4.3.3 外围模型的设计  74-77
    4.3.4 辅助工具  77-78
  4.4 CPU核的验证流程  78-80
  4.5 本章小结  80-81
第五章 FT-C55LP的系统级验证  81-90
  5.1 FT-C55LP系统级验证方案  81-83
    5.1.1 指令系统的验证  81-82
    5.1.2 存储器访问的验证  82
    5.1.3 外设的验证  82-83
    5.1.4 典型测试程序的验证  83
  5.2 初始化测试  83-85
  5.3 指令系统的验证  85-87
  5.4 典型应用程序的验证结果及评价  87-89
  5.5 本章小结  89-90
第六章结束语  90-92
  6.1 课题工作总结  90
  6.2 未来工作展望  90-92
致谢  92-93
参考文献  93-96
作者在学期间取得的学术成果  96-97
附录A DMA的全局控制寄存器  97

FT-C55LP主机接口设计及系统级验证

内容摘要

全文目录

相似论文