学位论文 > 优秀研究生学位论文题录展示

FPGA中边界扫描电路的设计

作　者: 芦秋雁
导　师: 刘诺
学　校: 电子科技大学
专　业: 微电子学与固体电子学
关键词: 现场可编程门阵列边界扫描测试配置回读
分类号: TN791
类　型: 硕士论文
年　份: 2009年
下　载: 216次
引　用: 3次
阅　读: 论文下载

内容摘要

FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列。作为专用集成电路(ASIC)领域中的一种半定制电路产品,它既解决了定制电路的不足,又避免了原有可编程逻辑器件门电路资源有限的缺点。因此,FPGA的应用越来越广泛。但是随着FPGA规模的增大、封装的减小,其开发和应用的测试难度越来越大。边界扫描技术解决了这个问题,它是一种将可测性直接设计到硅片里的技术,支持系统级、板级和芯片级的测试,并已标准化,定义为IEEE 1149.1标准,即JTAG。本文中涉及的边界扫描电路是FPGA必不可少的一个模块,它在芯片内部功能电路的周围增加部分寄存器单元和控制电路,通过对个别引脚的逻辑控制完成对芯片内部的功能测试或外部互连测试。与普通的边界扫描电路相比,它有更多的功能和更高的要求。它要求能够完成如下的用户需求:能够实现电路故障的检查;能够通过边界扫描模块配置并启动FPGA;允许用户通过边界扫描电路随时对FPGA内任意一个CLB、CLB中的LUT/触发器、IOB或者BRAM块的配置数据进行回读检查。本文是关于FPGA中边界扫描电路的设计和实现,课题来源于成都华微电子系统有限公司可编程逻辑器件项目中的子项目,研究目的是设计出应用于FPGA中的边界扫描电路,以实现前文所提到的电路检查、配置、回读等功能。本文首先研究了边界扫描技术的基本理论和Virtex-E系列的FPGA的配置与回读规律,进而设计了工艺水平0.18μm、核心电压1.8 V的FPGA芯片中的边界扫描电路,并在此基础上,结合JTAG电路对FPGA芯片进行了整体仿真验证。JTAG电路能够满足所需要的各个要求,达到国外同类产品的相应指标。在FPGA中嵌入边界扫描电路,一方面提高了芯片的可靠性,可由用户对FPGA内部功能、外部连线等进行检查;另一方面完备了FPGA自身的功能,使项目设计的芯片与国际先进水平接轨,对开发功能全面的、高品质的具有中国自主知识产权的FPGA芯片具有积极意义。

全文目录

摘要  4-5
ABSTRACT  5-10
第一章引言  10-16
  1.1 现场可编程门阵列FPGA 的概述  10-12
    1.1.1 FPGA 的简介  10-11
    1.1.2 FPGA 的国内外研究现状  11
    1.1.3 FPGA 的发展动向  11-12
  1.2 课题的提出  12-14
    1.2.1 课题背景及意义  12-14
    1.2.2 边界扫描技术的国内外发展现状  14
  1.3 论文主要内容  14-16
第二章边界扫描技术  16-25
  2.1 边界扫描技术的基本思想  16-17
  2.2 边界扫描设计硬件的结构和功能简介  17-23
    2.2.1 测试存取端口  17-18
    2.2.2 TAP 控制器  18-21
    2.2.3 指令寄存器  21
    2.2.4 数据寄存器  21-23
  2.3 边界扫描的测试类型、测试方法及工作方式  23-24
  2.4 边界扫描技术的特点与优势  24
  2.5 本章小结  24-25
第三章 FPGA 中边界扫描电路的设计  25-54
  3.1 测试存取端口  25
  3.2 测试逻辑结构和设计  25-45
    3.2.1 TAP 控制器的设计  26-31
    3.2.2 指令寄存器的设计  31-36
    3.2.3 数据寄存器的设计  36-44
      3.2.3.1 器件标识寄存器和用户编码寄存器  36-39
      3.2.3.2 旁路寄存器  39
      3.2.3.3 边界扫描寄存器  39-44
    3.2.4 TDO 驱动器  44
    3.2.5 JTAG 模块整体电路图  44-45
  3.3 仿真验证  45-53
    3.3.1 功能仿真与分析  45-47
      3.3.1.1 TAP 控制器功能仿真  45-46
      3.3.1.2 指令寄存器功能仿真  46-47
      3.3.1.3 边界扫描寄存器功能仿真  47
    3.3.2 时序仿真验证  47-53
      3.3.2.1 TDI、TMS 输入延迟  47-49
      3.3.2.2 TMS、TDI 建立时间和保持时间仿真  49-53
  3.4 本章小结  53-54
第四章 JTAG 在FPGA 中相关应用的验证  54-77
  4.1 FPGA 边界扫描的仿真验证  54-61
    4.1.1 BYPASS 功能验证  57-58
    4.1.2 IDCODE/USECODE 功能验证  58
    4.1.3 边界扫描工作模式功能验证  58-61
      4.1.3.1 SAMPLE 指令验证  59
      4.1.3.2 关于EXTEST 和INTEST 指令的仿真  59-61
  4.2 利用边界扫描（JTAG）实现FPGA 的配置和回读  61-75
    4.2.1 FPGA 的配置与编程  61-71
      4.2.1.1 FPGA 配置与编程概述  61-69
      4.2.1.2 利用边界扫描（JTAG）配置FPGA 的仿真验证  69-71
    4.2.2 利用边界扫描（JTAG）实现FPGA 的回读  71-75
      4.2.2.1 利用边界扫描（JTAG）实现FPGA 回读的概述  71-73
      4.2.2.2 利用边界扫描（JTAG）回读FPGA 的仿真验证  73-75
  4.3 本章小结  75-77
第五章结论  77-79
  5.1 工作总结  77-78
  5.2 项目展望  78-79
致谢  79-80
参考文献  80-82
攻硕期间取得的研究成果  82-83

FPGA中边界扫描电路的设计

内容摘要

全文目录

相似论文