学位论文 > 优秀研究生学位论文题录展示

基于多目标约束的纳米级互连线优化模型研究

作　者: 郝报田
导　师: 朱樟明
学　校: 西安电子科技大学
专　业: 微电子学与固体电子学
关键词: 片上互连纳米级 CMOS 功耗面积优化
分类号: TN405.97
类　型: 硕士论文
年　份: 2011年
下　载: 26次
引　用: 0次
阅　读: 论文下载

内容摘要

随着片上系统(SOC)和片上网络(NOC)的持续发展,ULSI频率和规模不断上升,单个芯片上集成的功能模块也越来越多。这一趋势直接导致芯片尺寸不断增大,同时也迫使设计者使用更多的互连线来传播信号。由于设计者通常通过高速互连总线结构或者点对点互连线来实现芯片子系统(如IP核)和微处理器间的通信,片上互连通信已成为芯片性能的瓶颈,并且成为芯片功耗、面积的重要消费者。因此,解决片上互连线带来的性能、功耗、面积问题变得十分重要。根据互连线的物理特点和工作机理,通过简化分析,引入了互连线基本的电学参数模型,并对其进行了简单的分析。论文建立了缓冲器面积、互连线延时、带宽和功耗模型,结合缓冲器插入和优化互连线宽技术,提出了一种互连线优化模型,该模型可以在延时和带宽的约束下优化互连线功耗和插入的缓冲器面积。加入低摆幅技术,论文对该优化模型进行了更为深入的研究。随后把研究对象扩展到片上总线,根据总线上传输数据的特点,结合总线排序和线间距技术,在设计规则和其他目标约束的条件下提出了一种总线功耗优化模型。实验结果说明,本文的优化模型能够有效减小互连功耗和插入的缓冲器面积。最后本文研究片上互连的温度特性,提出了一种考虑通孔效应和边缘传热效应的互连线温度分布模型,并分析了互连线温度对互连延时和优化结果的影响。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-13
  1.1 纳米级集成电路中的互连问题  7-10
    1.1.1 互连延时  7-8
    1.1.2 互连串扰  8
    1.1.3 互连功耗  8-9
    1.1.4 互连线的可靠性  9-10
  1.2 互连线的研究热点  10-12
  1.3 本文主要研究工作与组织方式  12-13
第二章互连与建模  13-23
  2.1 集成电路片上互连  13-14
  2.2 互连线R、C、L 参数模型  14-22
    2.2.1 互连线寄生电阻模型  14-17
    2.2.2 互连线寄生电容模型  17-21
    2.2.3 互连线寄生电感模型  21-22
  2.3 本章小结  22-23
第三章基于延时和带宽约束的纳米级互连线优化模型  23-33
  3.1 纳米级CMOS 集成电路互连线性能模型  24-26
    3.1.1 互连线延时模型  24-25
    3.1.2 互连线功耗模型  25
    3.1.3 缓冲器面积模型  25-26
    3.1.4 互连线带宽模型  26
  3.2 互连线优化模型  26-29
  3.3 模型验证与讨论  29-31
  3.4 本章小结  31-33
第四章基于延时和带宽约束的低摆幅互连线优化模型  33-41
  4.1 低摆幅互连线延时模型  34-35
  4.2 互连优化策略  35-36
  4.3 互连优化模型  36-37
  4.4 模型验证与讨论  37-39
  4.5 本章小结  39-41
第五章基于线间距和总线排序的总线功耗优化模型  41-51
  5.1 互连总线电容模型和功耗模型  41-45
    5.1.1 互连总线电容模型  42-43
    5.1.2 互连总线功耗模型  43-45
  5.2 互连总线功耗优化方法  45-47
    5.2.1 最优的总线排序  45-46
    5.2.2 最优的总线间距  46-47
  5.3 模型验证与讨论  47-50
  5.4 本章小结  50-51
第六章互连线的温度分布及其对优化结果的影响  51-67
  6.1 互连线温度分布模型  51-59
    6.1.1 互连线的热源和热沉  51-54
    6.1.2 单根互连线的温度分布模型  54-56
    6.1.3 多层互连线的温度分布模型  56-59
  6.2 考虑温度的互连线延时  59-61
  6.3 温度对互连延时的影响  61-64
  6.4 温度对互连优化的影响  64-65
  6.5 本章小结  65-67
第七章总结与展望  67-69
致谢  69-71
参考文献  71-75
研究成果  75-76

基于多目标约束的纳米级互连线优化模型研究

内容摘要

全文目录

相似论文