学位论文 > 优秀研究生学位论文题录展示

基于迭代检测的伪码捕获方法研究及FPGA实现

作　者: 踪念科
导　师: 王伟
学　校: 哈尔滨工程大学
专　业: 导航、制导与控制
关键词: 伪码捕获迭代检测信息优化低复杂度 FPGA实现
分类号: TN914.42
类　型: 硕士论文
年　份: 2010年
下　载: 58次
引　用: 0次
阅　读: 论文下载

内容摘要

扩频通信中,实现长伪码的快速捕获在一些实时性要求高的应用中具有重要意义。但是传统的捕获方法中,一方面需要在很大的范围内对伪码相位进行搜索,使得捕获时间太长,难以实现快速捕获,另一方面,现有的快速捕获方法,其运算复杂度过高,很难实现。因此,迫切需要寻找一种快速的低复杂度伪码捕获方法,基于此,论文研究了一种基于迭代检测的伪码捕获方法,并对算法进行了FPGA实现。论文在介绍迭代检测基础理论的基础上,建立了伪码迭代捕获算法的数学模型;为了提高伪码迭代捕获算法的性能,论文提出了基于信息优化的伪码迭代捕获算法,这种方法能提高伪码迭代初始信息的信息量,但是由于定时误差和载波相位误差的存在,影响了信息量的进一步提高,为此论文提出了基于最大似然估计的定时误差消除方法,并提出了全相位搜索策略来解决载波相位误差问题;另外,为了进一步降低算法的复杂度,论文在分析算法复杂度的基础上,提出了低复杂度伪码迭代捕获算法,从时间和空间两个方面降低了算法的复杂度;最后,为了说明伪码迭代捕获算法的性能,论文从数学分析入手,建立了伪码迭代捕获算法的分析方法,并通过计算机仿真,证明了提出的伪码迭代捕获方法能够在较低信噪比下实现长伪码的快速捕获。论文在理论分析的基础上,还给出了算法的FPGA架构,具体的,根据算法状态机(ASM)的设计思想,采用控制通路与数据通路相分离的策略,对算法中的各模块进行了详细设计,给出了各模块的实现与测试结果,并对各模块进行了系统集成,最后测试结果表明设计的基于迭代检测的伪码迭代捕获算法能够实现长伪码的快速捕获。

全文目录

摘要  5-6
Abstract  6-11
第1章绪论  11-16
  1.1 课题研究的背景、目的和意义  11-12
  1.2 国内外研究现状及存在的问题  12-13
    1.2.1 迭代检测技术研究简介  12
    1.2.2 基于迭代检测的伪码快速捕获方法研究现状  12-13
  1.3 论文主要研究内容及要解决的关键问题  13-14
  1.4 论文章节安排  14-16
第2章迭代检测的基本理论  16-34
  2.1 检测与估值理论基础  16-22
    2.1.1 统计判决理论基本内容  16-17
    2.1.2 贝叶斯判决准则  17-18
    2.1.3 复合假设检验  18-19
    2.1.4 MAP-SqD 检测与MAP-SyD 检测  19-21
    2.1.5 边缘与联合操作  21-22
  2.2 迭代检测技术基础  22-24
    2.2.1 迭代检测的基本概念  22-23
    2.2.2 迭代检测算法的基本步骤  23-24
  2.3 基于图模型理论的和积算法  24-30
    2.3.1 因子图与和积算法  24-28
    2.3.2 单边缘函数计算  28-29
    2.3.3 多边缘函数计算  29
    2.3.4 因子图上和积算法的信息传递  29-30
  2.4 和积运算与最小和算法  30-33
    2.4.1 和运算与积运算  30-31
    2.4.2 最小和算法  31-33
  2.5 本章小结  33-34
第3章基于迭代检测的伪码快速捕获方法  34-53
  3.1 一般译码模型的建立  34-37
    3.1.1 LDPC 码的定义  34-35
    3.1.2 LDPC 码的因子图模型  35-37
  3.2 迭代译码算法  37-42
    3.2.1 信息更新的计算方法  37-41
    3.2.2 迭代算法的基本步骤  41-42
  3.3 基于迭代检测的伪码捕获方法  42-52
    3.3.1 伪码捕获问题的检测估值理论  42-44
    3.3.2 扩频伪码及其因子图表示  44-46
    3.3.3 伪码的迭代捕获算法  46-48
    3.3.4 一个具体的伪码捕获的例子  48-52
  3.4 本章小结  52-53
第4章伪码迭代捕获方法改进及性能分析  53-76
  4.1 基于数字平均的信息优化  53-57
    4.1.1 数字平均技术  53-54
    4.1.2 数字平均对迭代初始信息的改善  54-57
  4.2 符号定时误差及载波相位误差的消除  57-62
    4.2.1 符号定时误差的消除  57-59
    4.2.2 载波相位误差的处理  59-62
  4.3 伪码迭代捕获方法复杂度分析与改进  62-67
    4.3.1 伪码迭代捕获方法复杂度分析  62-63
    4.3.2 低存储复杂度迭代译码算法  63-65
    4.3.3 低运算复杂度向量选择算法  65-67
  4.4 伪码迭代捕获方法的性能分析  67-75
    4.4.1 捕获概率分析  67-70
    4.4.2 捕获时间分析  70-73
    4.4.3 捕获方法性能比较  73-75
  4.5 本章小结  75-76
第5章伪码迭代捕获方法的FPGA 设计与实现  76-100
  5.1 伪码迭代捕获方法的FPGA 架构  76-80
    5.1.1 算法功能模块的划分  76-78
    5.1.2 位宽设计  78-80
  5.2 控制通路设计  80-88
    5.2.1 主状态机设计  80-82
    5.2.2 信息初始化状态机设计  82-84
    5.2.3 前向与后向递归状态机设计  84-88
  5.3 数据通路设计  88-93
    5.3.1 数据采集模块设计  88-90
    5.3.2 计算逻辑模块设计  90-91
    5.3.3 消息存储阵列设计  91-93
  5.4 恢复与判决单元设计  93-97
    5.4.1 捕获判决控制器设计  93-95
    5.4.2 伪码序列恢复模块设计  95-96
    5.4.3 门限判决模块设计  96-97
  5.5 系统联调与测试结果  97-99
  5.6 本章小结  99-100
结论  100-101
参考文献  101-105
攻读硕士学位期间发表的论文和取得的科研成果  105-106
致谢  106

基于迭代检测的伪码捕获方法研究及FPGA实现

内容摘要

全文目录

相似论文