学位论文 > 优秀研究生学位论文题录展示

Sigma delta ADC IP核设计与实现

作　者: 刘跃华
导　师: 蔡淮
学　校: 西南交通大学
专　业: 控制理论与控制工程
关键词: ADC 过采样噪声整形数字抽取滤波 Sigma delta调制器
分类号: TN402
类　型: 硕士论文
年　份: 2008年
下　载: 336次
引　用: 0次
阅　读: 论文下载

内容摘要

Sigma delta型A/D转换技术是通过采用Sigma delta调制器,利用过采样技术、噪声整形技术和数字滤波技术,以速度换精度,达到在数字域进行高精度的信号处理,在模拟域进行低精度信号处理,从而获得整体性能优越且易于集成的一种A/D转换技术。在深入分析Sigma delta ADC的基础上,采用正向设计方法:芯片定义—系统设计—电路设计—电路仿真—版图绘制以及流片测试。最终,完成这款应用于音频的Sigma deltaADC设计。详细论述了Sigma delta模数转换器的基本原理、结构和实现。提出总体设计方案,搭建了系统整体框图,并提出具体的设计指标。利用Matlab进行了行为级的仿真,并对算法进行了验证,仿真结果与预期一致。本论文主要论述基于过采样和Sigma delta噪声整形的16位ADC的系统设计及数字前端结构设计,它采用Sigma delta转换技术来实现90dB的实际信噪比。其中系统设计包括对调制器结构的选取,调制器阶数和过采样比的确定和数字滤波器的选择。利用Matlab确定系统行为级仿真,根据设计的滤波器结构完成Verilog代码编写,用DC工具实现综合,综合后代码可实现RTL级和门级电路,最终完成布局布线,得到整体版图。芯片已经形成IP,可以单独流片,也非常适合在SOC中应用。

全文目录

摘要  6-7
Abstract  7-11
第1章引言  11-19
  1.1 ADC概述  11-13
  1.2 Sigma deltaADC的发展现状和趋势  13-14
  1.3 IP核  14-16
  1.4 IP可重用设计技术  16-17
  1.5 课题来源  17
  1.6 作者的主要工作  17-18
  1.7 各章节安排  18-19
第2章 SIGMA DELTA ADC概述  19-36
  2.1 奈奎斯特ADC转换器  19-21
  2.2 过采样Sigma delta ADC  21-23
    2.2.1 过采样  21-22
    2.2.2 过采样系统的描述  22-23
    2.2.3 噪声整形技术  23
  2.3 Sigma delta调制器的结构和性能分析  23-27
    2.3.1 一阶Sigma delta调制器的传输特性及量化信噪比  23-25
    2.3.2 二阶Sigma delta调制器的传输特性及量化信噪比  25-27
    2.3.3 高阶Sigma delta调制器的传输特性及量化信噪比  27
  2.4 数字抽取滤波器  27-29
  2.5 Sigma delta ADC主要性能参数  29-36
    2.5.1 量化误差分析  29-30
    2.5.2 频域测量  30-31
    2.5.3 信噪比(SNR)  31-32
    2.5.4 无杂散动态范围(SFDR)  32
    2.5.5 谐波失真(HD~K)  32-33
    2.5.6 全谐波失真(THD)  33
    2.5.7 信号噪声失真比率(SNDR)  33
    2.5.8 有效位数(ENOB)  33
    2.5.9 动态范围(DR)  33-34
    2.5.10 有效精度带宽(ERB)  34
    2.5.11 互调失真(IMD)  34-35
    2.5.12 多通道输入的信噪比  35-36
第3章 SIGMA DELTA ADC IP核系统设计  36-44
  3.1 系统框图  36-37
  3.2 芯片管脚说明  37-38
  3.3 主要技术指标:  38-39
  3.4 系统设计考虑  39-44
    3.4.1 I~2S接口  39-40
    3.4.2 数字滤波器的选择  40
    3.4.3 调制器的选择  40-44
第4章 SIGMA DELTA ADC中调制器和抽取滤波器设计  44-63
  4.1 Sigma delta调制器的选择  44-48
    4.1.1 参数的选择  44-46
    4.1.2 结构的选择  46-48
  4.2 ADC中抽取滤波器的设计和实现  48-63
    4.2.1 抽取滤波多级实现的系统设计  48-50
    4.2.2 ADC抽取滤波器的实现  50-63
第5章系统的仿真和后端设计流程介绍  63-70
  5.1 系统的Verilog HDL描述  63-64
  5.2 SMIC-Synopsys设计参考流程介绍  64-65
  5.3 本项目所用流程及要点  65-68
  5.4 版图实现  68-70
第6章设计验证及结论  70-74
  6.1 设计验证  70-73
    6.1.1 寄存器读写验证  70
    6.1.2 数字音频接口验证  70
    6.1.3 LOOP TEST  70-71
    6.1.4 正常工作模式下的功能验证  71-73
  6.2 结论  73-74
致谢  74-75
参考文献  75-78
攻读硕士学位期间发表的论文  78

Sigma delta ADC IP核设计与实现

内容摘要

全文目录

相似论文