学位论文 > 优秀研究生学位论文题录展示

片上内存控制器性能评估和优化

作　者: 汤彦
导　师: 唐志敏
学　校: 中国科学院研究生院（计算技术研究所）
专　业: 计算机系统结构
关键词: 龙芯处理器 内存控制器 快速模拟方法 访存调度 Page管理 地址映射
分类号: TP331
类　型: 硕士论文
年　份: 2006年
下　载: 173次
引　用: 2次
阅　读: 论文下载
 

内容摘要


存储系统的性能是影响现代计算机系统性能的重要因素之一。近二十年来，芯片结构以及制造工艺的不断改进使得处理器和内存的工作效率都得到了相应的提高。但是，从现在的发展趋势来看，内存工作频率提高的速度远远低于处理器主频提高的速度，这使得处理器的访存性能越来越成为制约系统性能的瓶颈。 工业界和学术界一直致力于缩小处理器和存储器之间的差距，提高处理器的访存效率。最近5年来在硬件方面主要出现了下面三种相关技术，这些技术的出现为存储系统的优化带来了新的机会和问题。 ● DDRⅠ／Ⅱ等新型内存设备(DDRⅠ／Ⅱ SDRAM) ● 片内集成内存控制器(On-chip Memory Controller) ● 多核多线程架构(MultiCore and MultiThreading) 结合龙芯2号处理器的结构特点，本文系统的讨论了上述新的硬件技术对内存控制器设计的影响。本文的贡献主要分成评估和优化两个方面： ◆ 基于程序周期行为的性能评估方法 准确快速的性能评估环境和方法是进行各种性能优化的前提，考虑到硬件结构设计的特殊性，软件模拟器正逐渐成为性能评估的重要手段。本文用统计建立了一种基于程序周期行为的快速性能评估方法，在不损失精确度的前提下大大提高了软件模拟的速度。在详细的龙芯模拟器上，把SPEC 2000基准测试程序的模拟时间从10天缩短到40分钟内，IPC误差率控制在5％左右。 ◆ 片上内存控制器的访存调度 在处理器内部集成内存控制器以后，内存控制器可以直接访问处理器的访存队列，这为访存调度提供了很大的优化空间。本文比较了传统的地址映射机制和XOR机制在DDR SDRAM下对Page局部性的影响，讨论了单核处理器下和Page模式结合的访存调度策略以及多核处理器访存公平性的问题。实验数据表明，和Open Page模式相比，单核片上访存调度可以使龙芯2号处理器运行SPEC 2000测试程序的平均IPC提高8％左右，Stream测试程序的访存带宽提高23％。对于多核处理器运行SPEC程序的一部分组合，系统的整体性能可以提高7％。

全文目录


声明  2
关于论文使用授权的说明  2-3
摘要  3-4
ABSTRACT  4-5
目录  5-7
图目录  7-8
表目录  8-9
第一章 引言  9-15
  1.1 存储系统性能优化的意义  9-11
  1.2 存储器和处理器架构  11-13
    1.2.1 片外内存控制器架构  11-12
    1.2.2 片上内存控制器架构  12-13
  1.3 存储系统性能量化指标  13
  1.4 论文的组织  13-15
第二章 存储控制系统现状  15-26
  2.1 DRAM结构简介  15-18
    2.1.1 DRAM存储单元  15-17
    2.1.2 DRAM存储体  17
    2.1.3 DRAM时序特征  17-18
  2.2 DRAM的种类及特征  18-21
  2.3 内存控制策略研究现状  21-25
    2.3.1 Page策略  21-22
    2.3.2 地址映射机制  22-23
    2.3.3 硬件预取技术  23-24
    2.3.4 访存调度  24-25
  2.4 小结  25-26
第三章 处理器性能评估环境和方法  26-37
  3.1 龙芯处理器模拟环境  26-28
    3.1.1 单处理器模拟环境  26-27
    3.1.2 多处理器模拟环境  27-28
  3.2 性能评估程序简介  28-30
    3.2.1 SPEC CPU 2000简介  28-30
    3.2.2 STREAM测试程序简介  30
  3.3 BBEdge快速性能评估方法  30-36
    3.3.1 相关工作  31-32
    3.3.2 程序的周期行为  32
    3.3.3 BBEdge分类算法  32-34
    3.3.4 实验数据和性能分析  34-36
  3.4 小结  36-37
第四章 片上内存控制器性能优化  37-50
  4.1 单核片上内存控制器优化  37-46
    4.1.1 访存局部性和Page命中率分析  38-40
    4.1.2 访存调度结构设计和实现  40-43
    4.1.3 实验数据和性能分析  43-46
  4.2 多核片上内存控制器优化  46-49
    4.2.1 片上多核内存控制器架构  46-47
    4.2.2 公平性调度  47
    4.2.3 实验数据和性能分析  47-49
  4.3 小结  49-50
第五章 结束语  50-53
  5.1 本文工作总结  50
  5.2 下一步工作方向  50-53
参考文献  53-55
致谢  55-56
作者简历  56

相似论文

  1. 高清电视芯片中内存控制器的设计,TN949.17
  2. 数字图像处理系统中DDR控制器的设计及实现,TP333
  3. 双向NAT配置—一种在大型私有IP网络中引入公网业务的方法,TN915.03
  4. DDR2内存控制器的模块设计和验证平台技术研究,TM571.6
  5. DDR2控制器IP的设计与FPGA实现,TP333
  6. 块浮点FFT处理器系统的设计,TP332
  7. 低功耗MPSoC片上总线关键技术研究,TN47
  8. 面向元数据服务器的数据分布策略研究,TP333
  9. 基于高地址约束的优卡存储管理研究,TP333
  10. 集群化的虚拟共享卷服务系统研究,TP338
  11. 龙芯2号片外存储系统性能分析,TP333
  12. 基于SoC的实时成像系统中FFT处理器的设计,TP332
  13. IPv4-IPv6组播过渡网关的研究与实现,TP393.05
  14. 高带宽低延时的DDR2内存控制器的研究与实现,TP333
  15. 空间地理数据剖分网络协议研究,P208
  16. CC-NUMA系统存储体系结构关键技术研究,TP302.1
  17. 存储控制系统性能优化技术研究,TP333
  18. 多核处理器的访存模拟与优化技术研究,TP332
  19. 基于虚拟接口的网络存储系统研究,TP333
  20. 主板FCT测试方案自动生成系统的设计,TP331
  21. 基于眼动实验的电脑主机面板设计评价体系研究,TP331

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机（不连续作用电子计算机） > 基本电路
© 2012 www.xueweilunwen.com