学位论文 > 优秀研究生学位论文题录展示

基于SoC的实时成像系统中FFT处理器的设计

作　者: 付博
导　师: 韩承德
学　校: 中国科学院研究生院（计算技术研究所）
专　业: 计算机系统结构
关键词: FFT处理器 SoC IP可复用地址映射算法自适应溢出控制异步电路
分类号: TP332
类　型: 硕士论文
年　份: 2004年
下　载: 276次
引　用: 2次
阅　读: 论文下载

内容摘要

离散傅立叶变换(DFT)是描述离散信号时域和频域关系的重要数学工具,它在通信系统、图像处理、雷达成像等方面得到了广泛的应用,成为许多系统的核心运算。随着一些新的应用(如实时雷达成像、DVB-T、DAB等系统)和SoC技术(尤其是IP可复用)的出现,对FFT模块的实时性和可复用性有了更高的要求。常用FFT模块完成1024点,16位字长定点、块浮点、浮点运算需要的时间为几十或者上百us,且接口设计不规范。如何设计高效、可复用的FFT模块成为系统设计的关键。本文围绕IP复用思想,提出了一种高速、定点、可配置、自适应溢出控制FFT处理器的设计方法。其主要内容包括:1.一种新的基4+2混合基地址生成器的设计方法。采用这种方法可在一个周期里生成混合基蝶形运算单元所需要四个操作数的地址,提高了FFT处理器的数据吞吐能力,避免了多级流水线FFT带来的硬件开销。2.可配置和自适应溢出控制的体系结构。满足了在同一运算流程中,包含不同长度FFT运算的需求。同时自适应的溢出控制,可在不中断运算流水的情况下,根据蝶形运算结果,动态完成定点FFT的溢出处理,提高了处理器的效率。3.可复用的IP结构设计。IP复用是SoC技术的重点,将FFT处理器结构划分为接口逻辑和核心逻辑两部分,将方便FFT处理器作为IP核的移植和复用。本文设计的FFT处理器,采用Xilinx公司的XCV2P30进行仿真,系统频率达到了130MHz,完成16位1K点复数FFT需要9.8微秒,16K点需要221微秒。由此构成的FFT处理器阵列,在基于SoC的合成孔径雷达实时成像系统中得到了应用。

全文目录

摘要  4-5
英文摘要  5-11
第一章引言  11-17
  1.1 背景简介  11-15
    1.1.1 SAR（Synthetic Aperture Radar）成像算法  11-13
    1.1.2 片上系统（System on chip，SoC）  13-14
    1.1.3 IP复用  14
    1.1.4 基于SoC的SAR实时成像系统  14-15
  1.2 本文主要贡献  15-16
  1.3 论文的组织  16-17
第二章 FFT算法和FFT处理器  17-27
  2.1 FFT 算法  17-23
    2.1.1 基2 的频域抽取算法  18
    2.1.2 基4 的频域抽取算法  18-19
    2.1.3 基4+2 混合基算法  19-21
    2.1.4 其他FFT算法  21-22
    2.1.5 算法复杂度的比较  22-23
  2.2 FFT处理器研究现状  23-25
    2.2.1 体系结构  23-24
    2.2.2 已有FFT处理器  24-25
  2.3 本章小结  25-27
第三章 FFT处理器的设计  27-43
  3.1 FFT处理器的结构设计  27-39
    3.1.1 总体结构  27-28
    3.1.2 地址映射方式  28-30
    3.1.3 CORDIC（Coordinate rotation digital computer）算法  30-31
    3.1.4 地址生成器  31-32
    3.1.5 数据转换单元  32-33
    3.1.6 因子生成器  33-34
    3.1.7 CORDIC运算部件  34-36
    3.1.8 溢出控制单元  36-37
    3.1.9 接口单元设计  37-38
    3.1.10 可配置单元  38-39
  3.2 FFT处理器的设计方法  39-42
    3.2.1 整体设计流程  39-40
    3.2.2 基于IP复用的设计方法  40-42
  3.3 本章小结  42-43
第四章片内总线桥接器的设计  43-53
  4.1 片内总线接口协议  43-46
    4.1.1 Wishbone总线协议  43-44
    4.1.2 AMBA总线协议  44-45
    4.1.3 CoreConnect总线协议  45-46
    4.1.4 各种总线的比较  46
  4.2 片内总线桥接器的设计  46-52
    4.2.1 桥接器系统结构框图  46-47
    4.2.2 异步电路设计  47-51
    4.2.3 局部总线信号定义  51-52
  4.3 本章小结  52-53
第五章仿真和验证  53-61
  5.1 功能验证与时序分析  53-55
    5.1.1 功能验证  53-54
    5.1.2 时序分析  54-55
  5.2 验证和调试平台  55-58
    5.2.1 功能验证  56-57
    5.2.2 时序分析  57
    5.2.3 基于JTAG的调试平台  57-58
  5.3 FPGA仿真结果  58-59
  5.4 本章小结  59-61
第六章总结  61-63
  6.1 本文工作小结  61-62
  6.2 进一步研究的问题  62-63
参考文献  63-66
致谢  66-67
作者简历  67

基于SoC的实时成像系统中FFT处理器的设计

内容摘要

全文目录

相似论文