学位论文 > 优秀研究生学位论文题录展示

基于Stretch S5000的密集采样成像算法的实现

作 者: 潘钧儒
导 师: 史峥
学 校: 浙江大学
专 业: 电路与系统
关键词: 分辨率增强技术 密集采样成像算法 软件可配置处理器 Stretch S5000
分类号: TN402
类 型: 硕士论文
年 份: 2006年
下 载: 10次
引 用: 0次
阅 读: 论文下载
 

内容摘要


当集成电路的特征尺寸接近曝光系统的理论分辨率极限时,在硅圆片表面制造出来的图形相对于电路版图会有明显的畸变,这种现象通常称为光刻邻近效应(Optical Proximity Effect,OPE)。为减少光学邻近效应对集成电路技术发展的影响,工业界提出了光刻分辨率增强技术(Resolution Enhancement Technology,RET)。 分辨率增强技术的应用使得光刻用掩模图形日趋复杂,而掩模制造成本和制备时间也随之增加。由于光刻工艺包含了一系列复杂的物理和化学过程,分辨率增强技术本身很难保证其输出结果的正确性,因此在制造之前,利用计算机对已经过处理的版图作可制造性验证变得十分必要。 在这些可制造性检查技术中,有些问题只能通过密集采样成像算法才能被检查出来,然而由于计算量太大,基于密集采样成像算法的可制造性检查在实际应用中还有待改进。 本文在认真研究现有的密集采样成像算法的基础上,分析了影响密集采样成像算法计算量的主要环节,并对这些环节利用软件可配置处理器Stretch S5000进行了重点的算法优化处理。基于Stretch S5000的密集采样成像算法的实现,大大提高了算法的计算速度,使密集采样成像算法进一步走向实用。同时本文对Stretch S5000型软件可配置处理器进行了一个较为全面的介绍,基于它的密集采样成像算法的实现,也是对Stretch S5000如何在密集计算应用领域发挥高效作用的一次有意义的讨论。

全文目录


摘要  2-3
ABSTRACT  3-4
目录  4-7
第一章 绪论  7-13
  1.1 集成电路发展概况  7
  1.2 集成电路设计方法  7-8
  1.3 集成电路的生产工艺  8
  1.4 超深亚微米下集成电路设计和制造的问题  8-10
    1.4.1 超深亚微米电路设计对设计流程的影响  8-9
    1.4.2 超深亚微米下集成电路制造工艺的问题  9-10
  1.5 分辨率增强技术  10-11
    1.5.1 光学邻近校正技术  10-11
    1.5.2 移相掩模校正技术  11
  1.6 论文组织  11-13
第二章 集成电路光刻工艺及光刻系统  13-21
  2.1 光刻工艺  13-16
    2.1.1 氧化层  13
    2.1.2 涂胶  13-14
    2.1.3 光刻机曝光  14-15
    2.1.4 显影和烘干  15
    2.1.5 蚀刻  15
    2.1.6 旋转、清洗和干燥  15-16
    2.1.7 各种工艺加工步骤  16
    2.1.8 去除光刻胶  16
  2.2 光刻系统描述  16-21
    2.2.1 光刻基本原理  17
    2.2.2 光刻基本理论  17-21
第三章 密集采样成像算法  21-26
  3.1 可制造性检查  21-22
  3.2 光刻建模  22-24
  3.3 密集采样成像算法  24-26
    3.3.1 建立频域形式的TCC  24
    3.3.2 掩模图形的傅立叶变换  24-25
    3.3.3 IFFT转换获得光强的空间分布  25-26
第四章 Stretch S5000软件可配置处理器  26-36
  4.1 SoC发展概况  26-28
    4.1.1 SoC的概念  26
    4.1.2 传统 SoC设计面临的巨大压力  26-27
    4.1.3 发展趋势  27-28
      4.1.3.1 SoC设计的平台化  27
      4.1.3.2 系统级硬件描述语言的发展  27-28
      4.1.3.3 可配置成为 SoC开发趋势  28
  4.2 Stretch S5000型软件可配置处理器  28-36
    4.2.1 可配置平台  28-29
    4.2.2 Stretch S5000型软件可配置处理器  29-36
      4.2.2.1 S5000的结构和特点  29-30
      4.2.2.2 S5000集成开发环境及软件开发流程介绍  30-32
      4.2.2.3 用S5000软件加速开发的例子  32-36
第五章 基于 Stretch的加速算法实现  36-58
  5.1 建立频域形式的TCC  36-38
  5.2 掩模图形的Fourier变换  38-41
  5.3 构建掩模区域伪光强频谱值  41-43
  5.4 二维 FFT/IFFT的 Stretch实现  43-55
    5.4.1 二维FFT计算方法  43-46
    5.4.2 基于Stretch的一维FFT的实现  46-55
      5.4.2.1 主要的数据结构以及函数定义  48
      5.4.2.2 程序流程  48-49
      5.4.2.3 码位倒置  49-50
      5.4.2.4 构建查找表  50-51
      5.4.2.5 蝶形结运算  51-54
      5.4.2.6 FFT实现的几个问题以及解决方案  54-55
    5.4.3 总结  55
  5.5 获取空间域伪光强值  55-58
第六章 总结与展望  58-60
参考文献  60-62
致谢  62

相似论文

  1. 辅助图形在工艺窗口OPC模型中的应用以及广义OPC的概念,TN305
  2. 空间滤波技术提高光刻分辨率的研究及其仿真软件的实现,TN305.7
  3. 纳米级集成电路分辨率增强技术研究,TN405
  4. OPC的平滑矫正过程研究,TN405
  5. 应用于OPC的多边形匹配比较研究,TN405
  6. 纳米级电路分辨率增强技术及可制造性设计研究,TN402
  7. 32位嵌入式CPU的超深亚微米物理实现与验证,TP332
  8. 微流体脉冲驱动—控制的芯片点样系统设计及实验研究,TN402
  9. 一种可编程实时时钟芯片的研究与设计,TN402
  10. 无源RFID标签芯片的低功耗电源管理系统,TN402
  11. 一种电阻式触摸屏控制器芯片设计,TN402
  12. 面向汽车应用的高可靠性电控单元研究,TN402
  13. 基于SystemVerilog的URAT模块功能验证,TN402
  14. 时钟网格在ASIC设计中的应用,TN402
  15. 基于AES的超高频RFID安全标签芯片的研究与开发,TN402
  16. 一种新工艺的杂质分布拟合及模型参数提取的研究,TN402
  17. 应用于射频SOC芯片的低噪声高PSRR的LDO的设计,TN402
  18. 工艺偏差下的电源地网络快速仿真分析方法,TN402
  19. 基于65纳米的ARM926EJS低功耗设计实现研究,TN402
  20. 电流模WLED升压恒流驱动器,TN402
  21. FPGA芯片TILE单元建模以及故障覆盖率分析,TN402

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 设计
© 2012 www.xueweilunwen.com