学位论文 > 优秀研究生学位论文题录展示

串行通信接口IP软核设计与验证技术的研究

作　者: 马友花
导　师: 高明伦
学　校: 合肥工业大学
专　业: 检测技术与自动化装置
关键词: SoC IP重用 软核 串行通信接口
分类号: TN402
类　型: 硕士论文
年　份: 2005年
下　载: 217次
引　用: 1次
阅　读: 论文下载
 

内容摘要


随着半导体工艺技术的快速发展、IC规模越来越大、复杂度越来越高,SoC(System on a Chip)设计技术已成为IC界的焦点。可重用设计技术是提高设计效率、缩短设计周期的一个关键,它是SoC设计方法学中一个重要的子课题。 串行通信接口(SCI,Serial Communication Interface)因其结构简洁、使用方便,在各类MCU、DSP和MPU芯片设计中得到广泛的应用。因此本论文以串行通信接口IP为载体,对深亚微米IP软核的设计技术进行了研究。 本论文的研究工作从可重用设计技术和深亚微米工艺下的设计技术两个方面着手。可重用设计技术中研究可重用设计的基本原则和IP标准化;在此指导下,以Cadence和Synopsys公司的EDA工具为平台,结合TSMC0.25的工艺库,在深亚微米工艺下完成了SCI的设计和验证工作。设计工作包括系统级设计、RTL级设计、逻辑综合。验证工作包括RTL级仿真、门级仿真和静态时序分析。最后提交了符合VSIA组织规定的可交付项要求的数据和文件,为国内IP标准化设计积累了经验。

全文目录


第一章 IP核和重用设计方法学  15-23
  1.1 SoC(System on a Chip)概述  15-16
  1.2 SOC与IP  16-17
  1.3 IP核和重用设计方法学  17-19
  1.4 可重用设计的基本原则  19-20
  1.5 我国SoC-IP产业的现状  20
  1.6 课题来源  20-21
  1.7 论文意义  21
  1.8 论文工作和本文的主要内容  21-23
第二章 数据通信原理  23-35
  2.1 数据通信概述  23
  2.2 数据传输方式  23-25
    2.2.1 并行传输与串行传输  23-24
    2.2.2 异步传输与同步传输  24
    2.2.3 单工、半双工、全双工传输  24-25
  2.3 差错控制  25-30
    2.3.1 差错控制的基本概念  26-28
      2.3.1.1 差错分类  26
      2.3.1.2 差错控制方式  26-28
    2.3.2 差错控制编码的概念  28-29
      2.3.2.1 编码效率  29
    2.3.3 简单的差错控制编码  29-30
      2.3.3.1 奇偶监督码  29-30
  2.4 串行通信协议  30-34
    2.4.1 串行通信物理接口标准  30-31
      2.4.1.1 串行通信接口的基本任务  30-31
      2.4.1.2 有关串行通信的物理标准  31
    2.4.2 串行通信软件协议  31-34
      2.4.2.1 异步通信协议  31-32
      2.4.2.2 同步协议  32-34
        2.4.2.2.1 面向字符的同步协议  32-33
        2.4.2.2.2 面向比特的同步协议  33-34
  2.5 小结  34-35
第三章 串行通信接口(SCI)软核的设计及逻辑综合  35-68
  3.1 IP标准化组织简介  35
  3.2 符合VSIA标准的IP软核设计流程  35-36
  3.3 SoC的典型架构和IP接口定义  36-37
  3.4 SCI的功能概述  37-39
    3.4.1 SCI的外特性  38
    3.4.2 SCI的基本传送规则  38-39
      3.4.2.1 SCI的数据传送格式  38-39
      3.4.2.2 SCI的数据的差错控制  39
    3.4.3 SCI寄存器列表  39
  3.5 SCI IP软核的系统级设计  39-40
    3.5.1 SCI功能模块的划分  40
  3.6 SCI IP软核的RTL级设计  40-59
    3.6.1 波特率发生器的设计  40-41
    3.6.2 发送器设计  41-49
      3.6.2.1 发送器有关的寄存器  42-46
        3.6.2.1.1 SCI数据寄存器(DATAR)  42-43
        3.6.2.1.2 SCI控制寄存器1(CTRLRI)  43-44
        3.6.2.1.3 SCI控制寄存器2(CTRLR2)  44-45
        3.6.2.1.4 SCI状态寄存器1(STATER1)  45-46
      3.6.2.2 发送状态机和发送移位寄存器的设计  46-48
        3.6.2.2.1 发送状态机的设计  46-47
        3.6.2.2.2 发送移位寄存器的设计  47-48
      3.6.2.3 发送控制器的设计  48-49
        3.6.2.3.1 空闲帧及导引字符的发送  48
        3.6.2.3.2 中止字符的发送  48-49
      3.6.2.4 发送过程中标志位的设计  49
    3.6.3 接收器的设计  49-56
      3.6.3.1 接收有关的寄存器  50-51
        3.6.3.1.1 SCI接收器的数据、控制寄存器及状态寄存器1  50
        3.6.3.1.2 SCI状态寄存器2  50-51
      3.6.3.2 数据恢复逻辑的设计  51-52
        3.6.3.2.1 检测起始位  51-52
        3.6.3.2.2 数据采样与位值判定  52
      3.6.3.3 接收移位寄存器的设计  52-53
      3.6.3.4 接收器状态标志的设计  53-55
        3.6.3.4.1 接收数据寄存器满  53
        3.6.3.4.2 噪声标志  53
        3.6.3.4.3 帧格式错标志  53-54
        3.6.3.4.4 奇偶校验错标志  54
        3.6.3.4.5 溢出标志  54
        3.6.3.4.6 空闲线检测状态标志  54-55
      3.6.3.5 唤醒功能的设计  55-56
        3.6.3.5.1 唤醒功能的设置  55
        3.6.3.5.2 空闲线唤醒  55-56
        3.6.3.5.3 地址标记唤醒  56
    3.6.4 端口控制器的设计  56-59
      3.6.4.1 SCI数据端口寄存器和数据方向寄存器  56-57
      3.6.4.2 SCI引脚的属性  57-58
      3.6.4.3 单线操作和环路操作  58-59
    3.6.5 SCI的低功耗方式  59
  3.7 SCI软核的逻辑综合  59-67
    3.7.1 综合环境设置  60-62
    3.7.2 时序约束设置  62
    3.7.3 时钟和复位信号的约束设置  62-63
    3.7.4 设计规则约束设置  63-64
      3.7.4.1 最大电容(set_max_capaeitanee)  64
      3.7.4.2 最大扇出(set_max_fanout)  64
      3.7.4.3 最大跳变(set_max_transition)  64
    3.7.5 编译策略  64-65
    3.7.6 SCI综合的面积报告和时序报告分析  65-67
      3.7.6.1 SCI综合的面积报告分析  65-66
      3.7.6.2 SCI综合的时序报告分析  66-67
  3.8 小结  67-68
第四章 SCI软核的验证  68-87
  4.1 功能验证  68-75
    4.1.1 RTL级仿真  68-74
      4.1.1.2 SCI软核的RTL级测试计划及测试结果  70-74
    4.1.2 门级仿真  74-75
  4.2 时序验证  75-80
    4.2.1 静态时序分析工作原理  75-80
      4.2.1.1 时序路径  76
      4.2.1.2 延迟计算  76-77
      4.2.1.3 约束检查  77-79
        4.2.1.3.1 触发器的建立/保持时间检查  77
        4.2.1.3.2 同步时序电路的基本约束检查  77-78
        4.2.1.3.3 锁存器的建立/保持时间检查  78-79
        4.2.1.3.4 异步控制信号的恢复/移除时间检查  79
      4.2.1.4 时序异常(Timing Exceptions)  79-80
  4.3 SCI软核的静态时序分析  80-84
    4.3.1 静态时序分析时的约束设计  80-81
    4.3.2 检查设计  81
    4.3.3 执行分析和检查结果  81-84
  4.4 SCI IP软核标准化示范  84-86
  4.5 小结  86-87
第五章 总结与展望  87-88
  5.1 论文工作总结  87
  5.2 展望  87-88
参考文献  88-90
攻读硕士学位期间发表的论文  90

相似论文

  1. 基于VHDL/FPGA的嵌入式UART的设计及FPGA验证,TN47
  2. 基于RSA和Eflash的安全SOC设计,TN47
  3. VME总线控制器开发,TP336
  4. 基于OVM的SoC功能验证系统的设计与实现,TN47
  5. 用于无损视频高速传输的嵌入式千兆网接入技术研究,TN915.6
  6. 基于SOPC的嵌入式串口—网络协议转换器的设计和实现,TN915.05
  7. 宽带数字中频接收机研究与设计,TN858
  8. 基于SOPC的数字化故障录波器的设计,TM774
  9. 卫星导航SoC设计验证平台的研究与实现,TN47
  10. SoC芯片的低功耗物理设计研究,TN47
  11. Feature Verilog及IPPL开发方法,TP311.52
  12. 一种PC架构32位SOC系统结构的研究与设计,TP303
  13. 安全智能卡SoC芯片的通讯接口设计与实现,TN47
  14. 基于Nios Ⅱ的焊接摆动器伺服系统设计,TG43
  15. 电动单轨吊动力锂电池组智能管理系统的研究,TM912
  16. 独立光伏系统的研究与实现,TM912
  17. 基于MSP430电能表的设计研究与应用,TM933.4
  18. 电池充放电监控管理软件研究与设计,TM912
  19. 基于OR1200的嵌入式SoC以太网网关的研究与设计,TP368.11
  20. 模型驱动的SoC设计关键技术研究,TN47
  21. SOC中IP核设计关键技术研究与实现,TN47

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 一般性问题 > 设计
© 2012 www.xueweilunwen.com