学位论文 > 优秀研究生学位论文题录展示

基于SOPC的数字化故障录波器的设计

作　者: 刘勇
导　师: 王宁
学　校: 大连理工大学
专　业: 电机与电器
关键词: 故障录波器 IEC 61850 SOPC 非基2FFT NiosⅡ软核 COMTRADE
分类号: TM774
类　型: 硕士论文
年　份: 2011年
下　载: 53次
引　用: 0次
阅　读: 论文下载

内容摘要

故障录波器是研究现代电网的基础,也是评价继电保护动作行为及分析设备故障性质和原因的重要依据,为保证电力系统安全运行及提高电能质量起到了重要的作用。但是随着电力系统的快速发展,传统的集中式故障录波器的一些缺点逐渐暴露出来,如结构配置和组网复杂,难以集成到现有的自动化系统当中,冗余量小,不利于增容和升级；同时随着数字化变电站通信网络标准IEC61850协议的颁布实施,现代通信技术、数字信号处理技术等新技术开始越来越多的被引用到故障录波装置的设计当中,对故障滤波器又提出新的要求。因此,针对传统故障录波器的不足以及IEC61850的要求,论文提出了一种基于SOPC技术的新型数字化故障录波器的解决方案,并以FPGA、SOPC、数字信号处理、以太网通信技术作为技术支撑,实现了通过光纤以太网直接订阅遵循IEC61850标准的采样值报文和GOOSE报文,以及基于非基2FFT和CORDIC算法的启动判据技术。论文阐述了SOPC新技术的特点及现代数字化故障录波器的功能要求,提出一种基于Altera公司的FPGA和NIOS II处理器的SOPC设计方案。片外硬件只包括时钟复位、电源、存储器和以太网通信电路。片内硬件主要分为三大模块,IEC61850数字接口模块、录波启动模块和NIOSⅡ处理器。其中IEC61850数字接口模块负责接收解析采样值报文和GOOSE报文；基于非基2FFT和CORDIC算法的录波启动模块负责对接收到的数据进行实时计算,判断启动条件是否满足,以决定是否启动录波；NIOSⅡ处理器作为系统总控制器,主要负责各模块之间的协调,采样值的缓冲以及实现数据的COMTRADE格式存储,其功能实现通过应用程序和HAL设备驱动共同完成。论文采用SOPC技术,将硬件控制逻辑、数字信号处理单元、32位微处理器完美的集成到单片FPGA内部,极大的简化了片外硬件设计,并为系统的升级改进提供了便捷。实验结果表明,系统能够接收解析基于IEC61850协议的采样值报文和GOOSE报文,并能进行准确,快速的计算分析,生成的录波文件符合COMTRADE格式,可以与站内其他联网设备进行信息共享。研究表明：装置能够准确快速的记录电力系统的故障信息,为电网事故分析,电网安全运行提供了有力保证。

全文目录

摘要  4-5
Abstract  5-9
1 绪论  9-14
  1.1 课题研究背景和意义  9-11
  1.2 故障录波器发展历程和应用现状  11-13
  1.3 论文的主要工作和章节安排  13-14
2 基于SOPC技术的故障录波器硬件设计  14-26
  2.1 SOPC技术简介  14-17
    2.1.1 SOPC技术概述  14-15
    2.1.2 NIOS Ⅱ处理器及Avalon总线介绍  15-17
  2.2 故障录波器总体方案设计  17-19
  2.3 片外硬件设计  19-24
    2.3.1 FPGA控制核心  19-20
    2.3.2 电源电路  20
    2.3.3 配置电路  20-21
    2.3.4 时钟与锁相环电路  21-22
    2.3.5 存储器电路  22-23
    2.3.6 以太网接口电路  23-24
  2.4 片内硬件设计  24-25
  2.5 本章小结  25-26
3 基于IEC 61850协议的故障录波器数字接口  26-45
  3.1 IEC 61850协议简介  26-29
    3.1.1 IEC 61850制订背景  26-27
    3.1.2 IEC61850协议主要内容及特点  27-29
  3.2 电子式互感器介绍  29-32
    3.2.1 电子式互感器定义和特点  29-31
    3.2.2 电子式互感器合并单元  31-32
  3.3 故障录波器数字接口设计  32-44
    3.3.1 基于IEC61850的故障录波器数字接口  32-37
    3.3.2 以太网卡驱动和协议处理模块设计  37-41
    3.3.3 IEC61850报文通信实验  41-44
  3.4 本章小结  44-45
4 基于非基2FFT和CORDIC算法的启动判据技术  45-67
  4.1 启动判据的类型  45-46
    4.1.1 突变量启动  45
    4.1.2 稳态量启动  45-46
  4.2 非基2FFT的FPGA实现  46-60
    4.2.1 DFT及非基2FFT算法介绍  46-49
    4.2.2 非基2FFT算法设计  49-52
    4.2.3 非基2FFT硬件实现  52-58
    4.2.4 仿真测试与误差分析  58-60
  4.3 CORDIC算法的FPGA实现  60-66
    4.3.1 CORDIC算法基本原理  60-62
    4.3.2 CORDIC算法硬件实现  62-64
    4.3.3 仿真测试与误差分析  64-66
  4.4 本章小结  66-67
5 故障录波器软件设计  67-74
  5.1 系统软件体系结构  67-69
    5.1.1 系统软件总体设计  67-68
    5.1.2 NIOS Ⅱ中断处理机制  68-69
  5.2 SD卡存储模块设计  69-73
    5.2.1 硬件抽象层(HAL)通用设备模型  69-71
    5.2.2 HAL设备驱动开发  71-72
    5.2.3 COMTRADE文件格式  72-73
  5.3 本章小结  73-74
结论  74-75
参考文献  75-78
攻读硕士学位期间发表学术论文情况  78-79
致谢  79-80

基于SOPC的数字化故障录波器的设计

内容摘要

全文目录

相似论文