学位论文 > 优秀研究生学位论文题录展示

一种嵌入式数字视频记录系统硬件设计与实现

作　者: 刘慧慧
导　师: 纪筱鹏；马新
学　校: 中国海洋大学
专　业: 计算机技术
关键词: MPEG-1标准数字视频音视频同步电磁兼容
分类号: TP391.41
类　型: 硕士论文
年　份: 2009年
下　载: 49次
引　用: 0次
阅　读: 论文下载

内容摘要

视频信号数据量大,技术支持要求高,数字化的记录方法可以将视频数据经过压缩记录在大容量的存储器上,能够有效消除噪声、增加记录时间、快速拷贝、回放和查找、以及通过计算机网络快速地进行共享传送等优点。本文对“一种嵌入式数字视频记录系统”的方案设计及其具体硬件实现进行了介绍,本系统采用MPEG-1数字图像压缩记录技术,可以对视频信息进行长时间的实时动态记录,并主要介绍了数字视频记录系统除标记控制模块外的硬件设计和实现,重点为压缩模块的硬件设计与实现。在系统的方案设计中,本文针对当前图像压缩的研究现状,通过详细地分析系统实现的技术可行性,从而确定了系统方案和各个功能模块的构成。主要研究内容如下:1、介绍了数字视频记录系统研究的意义和作用,对数字视频记录系统及行了总体的阐述,并对技术可行性进行了分析。2、在硬件实现上,为设计简单,首先采用W99200F设计压缩模块,发现在音视频同步压缩时,存在一定的问题。3、对基于视频压缩芯片W99200F的视频记录系统出现问题进行分析,为实现音视频数据同步,进行进一步改进,又采用基于SZ1510的系统压缩模块硬件进行设计;4、介绍了SZ1510的底层驱动设计。本系统在具体实现中,存在的一个重要问题就是电磁兼容,在电路PCB设计时,本文给出了具体解决办法。最后,就整个视频记录系统的硬件开发和调试作了经验总结。

全文目录

摘要  5-6
Abstract  6-11
1 绪论  11-15
  1.1 课题研制的目的和意义  11
  1.2 该领域目前研究现状  11-13
  1.3 数字视频记录系统简介  13-14
    1.3.1 数字视频记录系统组成  13-14
    1.3.2 数字视频记录系统工作原理  14
  1.4 本课题的任务  14-15
2 数字视频记录系统相关技术  15-27
  2.1 数字视频记录系统设计要求  15
  2.2 技术可行性研究  15-22
    2.2.1 数字图像压缩技术概述  16
    2.2.2 MPEG-1 压缩算法  16-22
  2.3 MPEG-1 压缩算法中几个主要参数的选择和确定  22-23
    2.3.1 采样与回放分辨率的计算  22-23
    2.3.2 压缩率与压缩数据的计算  23
  2.4 数字视频记录系统功能模块设计  23-27
3 基于W99200F 的系统压缩模块硬件设计  27-43
  3.1 系统组成硬件介绍  27-34
    3.1.1 主控单元 PC104  27-28
    3.1.2 视频压缩芯片 W99200F  28-31
    3.1.3 视频解码芯片 SAA7113  31-34
  3.2 PCI 局部总线  34-38
    3.2.1 PCI 总线的主要性能  34-35
    3.2.2 PCI 总线的划分  35-38
  3.3 IC 接口  38-40
  3.4 系统电路原理图设计  40-43
    3.4.1 电源变换电路  40-41
    3.4.2 主控单元 PC104  41
    3.4.3 视频压缩芯片 W99200F 配置  41-42
    3.4.4 视频压缩芯片 W99200F 与 SDRAM 的连接  42
    3.4.5 视频压缩芯片 W99200F 与视频解码器 SAA7113 的连接  42-43
4 基于SZ1510 的系统压缩模块硬件设计  43-61
  4.1 视频压缩芯片 SZ1510 与桥接芯片 PLX9030 介绍  44-50
    4.1.1 视频压缩芯片 SZ1510  44-48
    4.1.2 PCI 桥接芯片PLX 9030  48-50
  4.2 压缩卡音频输入连接处理  50-51
    4.2.1 音频处理芯片 AK4550  50-51
    4.2.2 音频分频器 MK2703  51
  4.3 压缩卡视频输入连接处理  51-54
  4.4 视频压缩芯片SZ1510 电路配置  54-61
    4.4.1 电源转换  54-55
    4.4.2 时钟同步电路  55-56
    4.4.3 主机端口配置  56-58
    4.4.4 串行输入输出端口(IS)  58-59
    4.4.5 SDRAM 接口  59-61
5 基于SZ1510 的系统压缩模块驱动设计  61-74
  5.1 SZ1510 寄存器介绍  61
  5.2 SZ1510 中断介绍  61-65
    5.2.1 End of Data (EOD)  63
    5.2.2 FIFO Ready (FRDY)  63
    5.2.3 Buffer Overflow (OVF)  63-64
    5.2.4 Vin Out－of－Sync（OOS）  64
    5.2.5 VBV Underflow (UNF)  64
    5.2.6 Ready (RDY)  64
    5.2.7 DSP 中断  64-65
  5.3 SZ1510 工作模式设置  65-69
    5.3.1 reset  66-67
    5.3.2 程序load(写内存)  67-68
    5.3.3 配置  68
    5.3.4 数据获取和数据输出  68-69
  5.4 实时音视频编码LIVE AUDIO AND VIDEO ENCODING—LAVE (INDIRECT－DATA ONLY)  69-70
    5.4.1 寄存器配置(间接数据配置)  69-70
    5.4.2 数据格式  70
  5.5 视频压缩卡驱动设计  70-74
    5.5.1 初始化硬件  71-72
    5.5.2 SAA7113 的初始化  72
    5.5.3 SZ1510 二进制代码的装载  72-73
    5.5.4 SZ1510 视频数据的获取  73-74
6 系统硬件调试  74-77
  6.1 电路板PCB 布局  74-75
  6.2 视频压缩卡调试的注意事项  75
  6.3 视频压缩卡调试中遇到的问题及解决  75-77
7 总结与展望  77-78
参考文献  78-81
致谢  81-82
个人简历  82-83
发表的学术论文  83

一种嵌入式数字视频记录系统硬件设计与实现

内容摘要

全文目录

相似论文