学位论文 > 优秀研究生学位论文题录展示
天文图像空间变换核降晰算法的SoC设计实现
作 者: 瞿宜锡
导 师: 郭炜
学 校: 天津大学
专 业: 计算机应用技术
关键词: 空间变换核 降晰算法 可配置可扩展处理器 传输触发体系结构 SoC
分类号: TP391.41
类 型: 硕士论文
年 份: 2010年
下 载: 16次
引 用: 0次
阅 读: 论文下载
内容摘要
本文主要研究了基于空间变换核天文图像降晰算法及硬件实现,以达到南极天文站(AST3)对图像实时性和低功耗的要求。本文实现了一种基于传输触发体系结构(Transport Triggered Architecture,TTA)的完全可配置可扩展T*CORE处理器的设计,该处理器作为硬件加速协处理器实现了基于空间变换核天文图像降晰算法中的关键计算部分。TTA架构可以实现最大限度的指令集并行,能够在一个周期内执行多条指令,因此TTA架构非常适合数据密集型的计算任务。利用空间变换核降晰算法中数据传送规律,改进了数据存储方式和计算流程,将大小为N×N空间变换核的天文图像处理每点所需数据传输由原算法N×N点降至平均只需(2N-1)2/N2(<4)点,数据复用率达到N4/ (2N-1)2(约N2/4)。可配置处理器的设计是通过自动化软硬件协同设计平台针对特定应用进行快速设计空间探测,定制最优的硬件架构及相应的功能单元,其可定制性使其具备传统ASIC方法性能高、功耗低的优势,同时其处理器架构又保证了很大的设计灵活性,弥补了当前主流的基于通用处理器实现的缺陷。在上述研究的基础之上,本文设计了基于可配置可扩展处理器T*CORE的异构多核SoC(System on Chip)架构平台,来实现天文图像降晰算法,并利用6个T*CORE处理器作为协处理器并行处理的方法,提高运算速度,最终实现课题研究的实时性和低功耗要求。在此基础之上也进一步证明了以可配置可扩展处理器T*CORE为基本组成模块的SoC设计新方法的巨大优势和良好发展前景。在FPGA上的实验结果表明,与PC纯软件处理相比,本文提出的基于SoC设计的嵌入式方案在实现运算时加速比达到了29.06且功耗仅为纯软件处理时的2.98%。
|
全文目录
中文摘要 3-4 ABSTRACT 4-8 第一章 绪论 8-13 1.1 课题研究背景、目的和意义 8-10 1.2 国内外天文图像相减处理研究状况 10-11 1.3 本文研究目标和主要内容 11-12 1.4 本文组织结构 12-13 第二章 可配置可扩展处理器研究基础 13-19 2.1 传输触发架构(TTA) 13-15 2.2 可配置可扩展处理器T*CORE 处理器 15-16 2.3 基于可配置可扩展处理器的SoC 设计方法 16-19 2.3.1 SoC 设计方法的发展与挑战 16-17 2.3.2 基于可配置可扩展处理器的SoC 设计流程 17-19 第三章 天文图像空间变换核降晰算法分析与优化 19-28 3.1 OIS 算法简介 19-20 3.2 天文图像空间变换核降晰处理算法基础 20-22 3.2.1 PSF 概述 20 3.2.2 降晰函数 20-21 3.2.3 核函数 21-22 3.3 基于最小计算时间的空间变换核的解法 22-23 3.4 不同天空背景时图像降晰处理 23 3.5 空间变换核降晰算法流程分析及数据格式优化 23-27 3.5.1 降晰运算分析 24-25 3.5.2 数据存储格式优化 25-27 3.6 本章小结 27-28 第四章 可配置可扩展T*CORE 处理器设计 28-40 4.1 T*CORE 处理器总体架构 28-29 4.2 T*CORE 核心运算组件设计 29-30 4.3 可配置可扩展T*CORE 处理器详细设计 30-40 4.3.1 FMAC 单元模块设计 31-33 4.3.2 RPT 单元模块设计 33-34 4.3.3 LOAD/STORE 单元模块设计 34-35 4.3.4 通用寄存器(R0~R8) 35-36 4.3.5 数据存储方式及计算流程 36-37 4.3.6 T*CORE 处理器电子系统级建模 37-38 4.3.7 基于T*CORE 处理器的汇编器 38-40 第五章 天文图像空间变换核降晰算法的SoC 系统设计 40-47 5.1 算法的软硬件功能划分 40-42 5.2 SoC 系统架构平台设计 42-46 5.2.1 PCI-E 接口模块设计 43-44 5.2.2 T*CORE 用户自定义IP Core 添加 44-46 5.3 T*CORE 数据计算流程 46-47 第六章 实验结果 47-54 6.1 T*CORE 可配置可扩展处理器的数据统计 47-48 6.2 改进的T*CORE 可配置可扩展处理器设计 48-49 6.3 T*CORE 可配置可扩展处理器设计仿真效果图 49-50 6.4 改进的SoC 设计数据分析与结果统计 50-52 6.5 实验效果比较 52 6.6 多核SoC 架构的探索 52-54 第七章 总结与展望 54-56 参考文献 56-58 发表论文和科研情况说明 58-59 致谢 59
|
相似论文
- 基于VHDL/FPGA的嵌入式UART的设计及FPGA验证,TN47
- 基于RSA和Eflash的安全SOC设计,TN47
- 基于OVM的SoC功能验证系统的设计与实现,TN47
- 卫星导航SoC设计验证平台的研究与实现,TN47
- SoC芯片的低功耗物理设计研究,TN47
- 一种PC架构32位SOC系统结构的研究与设计,TP303
- 安全智能卡SoC芯片的通讯接口设计与实现,TN47
- 电动单轨吊动力锂电池组智能管理系统的研究,TM912
- 独立光伏系统的研究与实现,TM912
- 基于MSP430电能表的设计研究与应用,TM933.4
- 电池充放电监控管理软件研究与设计,TM912
- 基于TTA可配置处理器的指令集仿真器及集成开发环境的设计,TP337
- 模型驱动的SoC设计关键技术研究,TN47
- SOC中IP核设计关键技术研究与实现,TN47
- 面向图像处理的可配置处理器设计与实现,TN47
- 基于H.264的视频编码器的优化和解码器DPB管理的软硬件实现,TN762
- 多媒体解码芯片的SoC设计,TN47
- H.264/AVC视频解码器的设计及其SoC实现,TN764
- H.264/AVC解码器设计与硬件实现,TN764
- H.264/AVC解码SOC芯片设计,TN764
- H.264全解码芯片设计,TN764
中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 计算机的应用 > 信息处理(信息加工) > 模式识别与装置 > 图像识别及其装置
© 2012 www.xueweilunwen.com
|