学位论文 > 优秀研究生学位论文题录展示

高性能流水线ADC中MDAC的研究

作　者: 邓亮
导　师: 高明伦；邓红辉
学　校: 合肥工业大学
专　业: 检测技术与自动化装置
关键词: 流水线ADC MDAC 增益提高运放共模反馈电路栅压自举开关
分类号: TN792
类　型: 硕士论文
年　份: 2010年
下　载: 112次
引　用: 0次
阅　读: 论文下载

内容摘要

MDAC(Multiplying Digital-to-Analog Converter,余量增益单元)是高性能流水线ADC(Analog -to- Digital Converter,模数转换器)中最重要的模块之一,其性能的优劣对整个流水线ADC的精度和速度起着决定性的作用。随着对高性能流水线ADC研究的不断深入,高性能MDAC的研究与设计也成为关注的热点之一。本文基于1.8V电源电压的Chartered 0.18μm CMOS工艺,设计了适用于14-bit、100MSPS流水线ADC中第一级流水级的MDAC电路。文中首先阐明MDAC在流水线ADC中的重要地位,分析MDAC原理及其主要误差来源,为后续MDAC电路设计奠定基础。围绕速度问题,建立了MDAC中运算放大器建立时间的数学模型;围绕精度问题,分析了MDAC中影响较大的一些非理想性因素如运放的有限增益、采样开关的电阻非线性、电荷注入、时钟馈通以及开关电容失配等,并给出消除或改善由此所带来的误差的方法;综合考虑速度、精度和功耗,将14-bit ADC第一级量化的有效位数确定为3位。然后,依据上述分析,确定所设计MDAC的结构以及运放的设计指标,并开展包括运算放大器、共模反馈电路、栅压自举开关等电路的设计。重点设计了两级增益提高运放及其共模反馈电路,使其满足高增益、高带宽的设计指标要求。最后,完成了ADC第一级MDAC的版图设计与验证。本文利用Cadence Spectre软件下对所设计的电路进行了仿真验证。仿真结果表明,在100MHz采样频率下,当信号达到12bits有效精度时,MDAC系统的建立时间为2.9ns。对频率为47MHz的输入信号做8192点FFT计算,得到MDAC的无杂散动态范围(SFDR)为83.47dB。

全文目录

摘要  5-6
ABSTRACT  6-7
致谢  7-13
第一章绪论  13-18
  1.1 研究背景  13-15
  1.2 研究现状及意义  15-16
  1.3 论文的主要工作和结构  16-18
第二章流水线ADC 的基本原理  18-26
  2.1 流水线ADC 结构简介  18
  2.2 流水线ADC 1.5bit/级校正算法  18-22
  2.3 主要性能指标  22-26
    2.3.1 动态特性  23-24
    2.3.2 静态性能  24-26
第三章 MDAC 的结构与误差分析  26-42
  3.1 MDAC 的基本结构及原理  26-28
  3.2 MDAC 的数学模型及速度分析  28-31
    3.2.1 反馈放大器的静态误差  28-29
    3.2.2 大信号建立分析  29-30
    3.2.3 小信号建立分析  30-31
  3.3 MDAC 误差分析  31-40
    3.3.1 运算放大器误差  31-34
    3.3.2 采样开关对性能的影响  34-39
    3.3.3 电容失配误差分析  39-40
  3.4 第一级量化位数及运放指标的确定  40-42
第四章 MDAC 电路设计与仿真  42-56
  4.1 3.5 比特MDAC 结构  42-43
  4.2 MDAC 中运放的设计与仿真  43-53
    4.2.1 运放的结构设计  43-45
    4.2.2 增益自举技术  45-47
    4.2.3 运放参数的确定  47-48
    4.2.4 偏置电路设计  48-49
    4.2.5 共模反馈电路设计  49-52
    4.2.6 运放整体仿真  52-53
  4.3 栅压自举开关电路设计与仿真  53-55
  4.4 MDAC 整体仿真  55-56
第五章 MDAC 版图设计  56-61
  5.1 版图布局中需考虑的因素  56-59
    5.1.1 器件匹配  56-58
    5.1.2 抗干扰设计  58
    5.1.3 寄生效应  58-59
  5.2 MDAC 整体版图布局  59-61
第六章总结与展望  61-62
参考文献  62-65
攻读硕士学位期间发表的论文  65-66

高性能流水线ADC中MDAC的研究

内容摘要

全文目录

相似论文