学位论文 > 优秀研究生学位论文题录展示

DVB-S2解调器关键算法及VLSI实现研究

作　者: 张玉龙
导　师: 曾晓洋
学　校: 复旦大学
专　业: 微电子学与固体电子学
关键词: DVB-S2 解调帧同步载波恢复数字自动增益控制均衡 VLSI实现
分类号: TN47
类　型: 硕士论文
年　份: 2010年
下　载: 197次
引　用: 1次
阅　读: 论文下载

内容摘要

近些年来,数字调制解调技术及数字纠错编解码及VLSI设计技术逐渐趋于成熟,这使数字视频广播技术得到了长足的进步。欧洲电信标准委员会自上世纪90年代,相继推出了一系列数字视频广播标准以实现对全球广播网的全面覆盖,如DVB-C(有线)、DVB-T(陆地)、DVB-H(手持)、DVB-S(卫星)等,而数字技术的发展已推动以上标准演化成为相应的第二代标准。DVB-S2作为第二代卫星数字视频广播标准,具有更高的灵活性、更强的纠错性能、更大的传输容量,针对此标准的接收机实现研究成为近几年的热点之一。DVB-S2系统应用范围广泛,包括广播服务、交互应用、卫星新闻采集及其它专业应用等,系统参数配置也非常灵活。目前已有的面市方案主要是在原有DVB-S接收机基础上,加入对8PSK调制模式的支持,且未兼容较低码率和无导频的配置。另外,随着人们对广播服务要求的提高,专业应用层次的质量级别要求愈发明显,对高阶调制模式的支持将成为解调器的流行趋势。对低码率的兼容意味着接收机能工作在更恶劣的信道条件下,高阶调制模式则意味着实现复杂度的提高,同时设计时需兼容灵活的导频配置,所以必须仔细研究和优化解调算法与实现以提高接收性能和适应性。本文的主要工作包括,(1)广泛深入调研目前各国主要的卫星传输标准并概述其优缺点比较,介绍DVB-S2系统的帧结构、信道编码及调制系统,结合实际应用给出性能指标,指出潜在的难点,分析标准的应用前景和实现意义。(2)系统分析DVB-S2的信道特征并对其建模,调研现有解调器整体架构,结合对信道非理想因素的分析,指明系统设计要重点解决的问题和入手点。(3)以所建信道模型为前提,建立系统发射-信道-解调模型,对解调器关键模块的各种算法和方案进行仿真和理论分析,结合系统帧结构及数据符号特征等分析提出优化的关键模块算法及VLSI方案,并给出与传统方案的比较,应用该方案可在系统要求的极低信噪比和大载波频偏存在的情况下正确完成解调。算法设计时即考虑到降低VLSI实现的复杂度和电路运算所产生的功耗,而在电路设计时进一步优化VLSI结构,降低电路面积和功耗。(4)研究已有帧同步算法的原理,分析其难以工作在系统要求的信噪比条件下的原因,结合DVB-S2帧头符号特点及导频符号的深入分析和利用,提出一种新的鲁棒性更强的基于导频符号相关辅助和双峰值检测的帧同步算法。实验结果表明,该方案能工作在比系统要求的更低信噪比条件下,对频偏和相偏不敏感,同时兼容有导频模式和无导频模式,能正确鉴别四种调制模式。(5)研究已有载波细频偏和载波相偏恢复算法原理,结合对VLSI实现复杂度的考虑以及对星座点符号特征的分析,提出采用非面向判决的载波同步方案,并与已有的面向判决方案做仿真结果比较和分析。结果表明新方案在保证较为接近的载波同步性能的同时,有效降低了电路复杂度。(6)对已有数字自动增益控制模块的原理进行分析,分析其对DVB-S2无导频模式难以兼容及收敛速度较慢的原因,提出新的具有更强收敛特性的代价函数,得到一种新的数字自动增益控制方案并与传统方案做了比较和分析。结果表明该方案不仅收敛速度更快,而且可同时兼容有导频和无导频模式,同时具有相对较低的实现复杂度,能为后续均衡及解映射提供更为准确的幅度参照。(7)针对低阶调制模式工作在较低信噪比条件下的特点,为降低误码率和主要由从高频头至调谐器线缆引入的回波干扰,采用面向判决的符号LMS算法对接收符号进行均衡,而在高阶调制模式16APSK、32APSK时应用CMA盲均衡算法,在引入较低复杂度代价的情况下,该融合均衡方案能支持较低的信噪比,有效减少符号间干扰导致的解调性能损失。(8)结合关键模块的算法和VLSI结构,给出本文DVB-S2解调系统的整体架构和验证方案。使用VerilogHDL完成解调系统的硬件设计,采用Altera公司的StratixⅡEP2S180F器件系列进行了FPGA平台的搭建,并进行了较为全面的系统性能仿真验证和FPGA平台各项指标的测试,结果表明该解调系统能正确完成DVB-S2广播信号的解调功能。

全文目录

目录  2-4
摘要  4-6
Abstract  6-8
英文缩写说明  8-10
第一章绪论  10-13
  1.1 研究背景  10-11
  1.2 论文的主要内容和研究意义  11-12
  1.3 论文结构  12-13
第二章 DVB-S2系统调制解调方案  13-20
  2.1 DVB-S2调制系统规范  13-14
  2.2 DVB-S2信道主要非理想因素  14-15
  2.3 DVB-S2解调系统  15-19
  2.4 小结  19-20
第三章 DVB-S2解调器帧同步算法及其VLSI结构  20-30
  3.1 帧同步信号模型  20-21
    3.1.1 帧同步概述  20
    3.1.2 DVB-S2系统帧结构  20-21
  3.2 已有帧同步方法综述  21-23
  3.3 高性能高可靠性帧同步算法  23-25
    3.3.1 基于导频符号相关辅助的帧同步  23-24
    3.3.2 双峰值检测判决帧同步  24-25
  3.4 算法仿真及分析  25-27
  3.5 帧同步VLSI实现  27-29
    3.5.1 帧同步VLSI结构  27-28
    3.5.2 具体硬件实施步骤  28-29
  3.6 小结  29-30
第四章 DVB-S2解调器载波同步算法及其VLSI结构  30-39
  4.1 载波粗频偏恢复  30-31
  4.2 联合载波残余频偏估计与相位恢复  31-38
    4.2.1 有导频模式下的载波残余频偏估计与相位恢复  31-32
    4.2.2 无导频模式下高性能低复杂度载波恢复  32-36
    4.2.3 无导频模式的载波相位模糊纠正  36-37
    4.2.4 联合载波频偏估计与相位恢复性能  37-38
  4.3 小结  38-39
第五章 DVB-S2解调器数字自动增益控制及均衡算法及其VLSI结构  39-52
  5.1 已有DAGC算法及分析  39-40
  5.2 优化的DAGC算法及实现结构  40-42
  5.3 DAGC算法性能及实现结果比较  42-45
  5.4 均衡  45-51
    5.4.1 均衡算法及分析  45-46
    5.4.2 改进的适应于DVB-S2的自适应均衡器性能仿真及分析  46-48
    5.4.3 自适应均衡器VLSI设计  48-51
  5.5 小结  51-52
第六章低复杂度软解映射与解交织  52-64
  6.1 软解映射原理  52-53
  6.2 低复杂度软解映射算法及其VLSI结构  53-60
  6.3 解交织器的设计  60-63
    6.3.1 交织与解交织概述  60
    6.3.2 解交织器的直接实现  60-63
  6.4 小结  63-64
第七章 DVB-S2解调器的整体性能仿真及FPGA验证与测试  64-74
  7.1 DVB-S2解调系统功能规范要求与整体验证方案  64-65
    7.1.1 系统功能规范要求  64
    7.1.2 解调器实现软硬件划分  64-65
    7.1.3 系统软硬件仿真及验证过程  65
  7.2 DVB-S2解调器数据流程和整体架构  65-69
    7.2.1 DVB-S2解调器数据流程  65-67
    7.2.2 DVB-S2解调器整体架构  67-69
  7.3 DVB-S2解调器的性能仿真  69-70
  7.4 DVB-S2解调器的FPGA功能验证和性能测试  70-73
    7.4.1 FPGA验证测试平台  70-71
    7.4.2 FPGA功能验证与测试及分析  71-73
  7.5 小结  73-74
第八章总结与展望  74-76
  8.1 论文总结  74-75
  8.2 工作展望  75-76
参考文献  76-79
附录  79-80
硕士学习期间录用和发表的学术论文  80-81
致谢  81-82

DVB-S2解调器关键算法及VLSI实现研究

内容摘要

全文目录

相似论文