学位论文 > 优秀研究生学位论文题录展示

基于FPGA的星载RAM抗SEU的研究与设计

作　者: 卜雷雷
导　师: 兰家隆
学　校: 电子科技大学
专　业: 电路与系统
关键词: RAM SEU 扩展汉明码三模冗余
分类号: TP333.8
类　型: 硕士论文
年　份: 2010年
下　载: 196次
引　用: 2次
阅　读: 论文下载

内容摘要

空间环境中存在着众多的宇宙射线和高能粒子,运行于其中的星载计算机很容易受到这些射线和粒子的冲击从而产生各种辐射效应。星载计算机上的双稳态器件如静态存储器SRAM就可能在辐射的作用下出现单粒子翻转效应(Single Event Upset,SEU),导致存储器中的数据的某一位从一个状态变为另一个状态。在存储器中出现这样的错误如果不能及时的发现并纠正,则可能导致星载计算机出现误操作,甚至出现更严重的后果,所以很有必要对星载RAM进行抗SEU的设计。此外,由于卫星造价高昂,人们更希望在一颗卫星上完成尽量多的任务,所以卫星上会集成更多功能。这些不同的功能有不同的应用需求,对存储器的容量与抗辐射性能也有不同的要求,于是也很有必要对星载RAM的灵活性加以改善。本课题正是基于对以上问题的考虑,使用可调的存储器配置方案,同时采用(22,16)扩展汉明码编码与三模冗余(Triple Modular Redundancy,TMR)相结合的方式对星载RAM进行抗SEU的设计。本论文详细阐述了(22,16)扩展汉明码与TMR的检错纠错原理。使用VHDL语言分别实现了扩展汉明码检错纠错电路与TMR检错纠错电路。为了验证设计的有效性,使用TMS320C6713 DSP搭建验证电路平台,采用软件故障注入法对设计进行验证。经过本设计加固的星载RAM可以对存储器进行在线配置,可以采用两种不同的存储器检错纠错方式。同时,与典型的EDAC芯片相比,本系统实现了差错的实时回写。

全文目录

摘要  4-5
ABSTRACT  5-9
第一章绪论  9-15
  1.1 课题背景  9-10
  1.2 单粒子翻转效应的研究  10-13
    1.2.1 历史回顾  10-12
    1.2.2 国内外研究现状  12-13
  1.3 论文内容的安排及研究的意义  13
  1.4 论文结构  13-15
第二章 SEU 及抗SEU 方法研究  15-25
  2.1 空间辐射环境  15-16
    2.1.1 宇宙射线  15-16
    2.1.2 地球辐射带  16
  2.2 各种辐射效应  16-19
    2.2.1 总剂量效应  17
    2.2.2 单粒子效应  17-19
  2.3 单粒子翻转效应的产生机制  19-21
    2.3.1 电荷淀积  19-21
    2.3.2 电荷收集  21
  2.4 抗单粒子翻转效应方法研究  21-23
    2.4.1 抗单粒子翻转效应方法  21-22
    2.4.2 从设计角度抗单粒子翻转效应的方法  22-23
  2.5 本章小结  23-25
第三章扩展汉明码与 TMR 技术  25-41
  3.1 差错控制编码  25-31
    3.1.1 差错控制编码的基本原理  25-26
    3.1.2 差错控制编码的基本概念  26-30
    3.1.3 差错控制编码的选择  30-31
  3.2 扩展汉明码检错与纠错原理  31-39
    3.2.1 线性分组码  31-35
    3.2.2 扩展汉明码检错与纠错方法  35-39
  3.3 TMR 技术  39-40
  3.4 本章小结  40-41
第四章 ACTEL FPGA 设计介绍  41-46
  4.1 Actel FPGA  41-43
    4.1.1 Actel FPGA 的优势  41-42
    4.1.2 ProAsic3 系列的特点  42-43
  4.2 Actel 公司FPGA 开发工具介绍  43-45
    4.2.1 仿真工具  43-44
    4.2.2 综合工具  44
    4.2.3 布局布线工具  44-45
  4.3 本章小结  45-46
第五章抗 SEU 纠错电路的 FPGA 实现  46-67
  5.1 设计思想  46-49
    5.1.1 存储器配置方案  46-47
    5.1.2 抗 SEU 纠错电路的系统框图  47-49
    5.1.3 抗 SEU 纠错电路的特点  49
  5.2 纠错电路各功能模块的设计  49-59
    5.2.1 TMR 模块设计  50-53
    5.2.2 扩展汉明码模块设计  53-57
    5.2.3 总体电路设计  57-59
  5.3 电路综合与仿真  59-66
    5.3.1 电路仿真  59-65
    5.3.2 电路综合  65-66
  5.4 本章小结  66-67
第六章抗 SEU 纠错电路的验证  67-82
  6.1 容错设计的可靠性验证  67-68
  6.2 验证电路的设计  68-81
    6.2.1 电路框图  68
    6.2.2 DSP 最小系统的设计  68-75
    6.2.3 FPGA 最小系统设计  75-78
    6.2.4 总体电路实现  78-81
  6.3 本章小结  81-82
第七章全文总结与展望  82-83
  7.1 总结  82
  7.2 展望  82-83
致谢  83-84
参考文献  84-86
攻硕期间取得的研究成果  86-87

基于FPGA的星载RAM抗SEU的研究与设计

内容摘要

全文目录

相似论文