学位论文 > 优秀研究生学位论文题录展示

基于SIP的高速芯片协同测试

作　者: 杨翥翔
导　师: 宣荣喜
学　校: 西安电子科技大学
专　业: 微电子学与固体电子学
关键词: 系统级封装光互连芯片协同测试信号完整性信号串扰模型校准
分类号: TN407
类　型: 硕士论文
年　份: 2009年
下　载: 41次
引　用: 1次
阅　读: 论文下载

内容摘要

系统级封装(SIP-System in package)技术是在单个封装内采用堆叠、平铺、基板内埋置方法集成多个裸片及外围器件,完成一定系统功能的高密度集成技术。系统级封装直接利用裸片进行组装,通过对有源器件堆叠和无源器件埋入实现具有完整功能的微系统。本文所讨论的协同测试技术是系统级封装测试技术的一个分支。封装系统中的协同测试是对封装过程中完整或不完整的子系统进行测试,目标是检验加工误差导致的信号完整性、电源完整性等问题,对仿真方法和仿真模型进行验证和校准,以实现用户定制的测试。协同测试技术预期解决复杂环境下三维电磁结构的时域、频域特性、与电路系统相接合的系统级设计、仿真、测试问题。本文以自行研发的2.5Gbps光互连芯片为载体,对单一信号传输路径上的三维电磁结构进行仿真和测试。主要介绍了系统级封装概念和国内外发展状况,以及系统级封装所要解决的关键技术问题;阐述待测芯片的电路结构,完成测试端口的设计和测试端口防静电保护电路设计;完成了测试系统的设计、传输线设计、解决了传输线上的信号完整性问题和电磁兼容性问题;根据芯片测试要求实现芯片内可调型数字模块中测试向量的生成、FPGA对待测芯片配置的时序逻辑,得到测试向量的波形观测结果并加以分析;最后提出多重软件交互式仿真和建模方法、高速信号传输时S参数的评估方法,解决bonding线和传输线的阻抗匹配问题、分析了测试仪器对测试结果的影响,得到了可用于参数化模型拟合的偏差数据。本文研究成果能为系统级封装设计和测试提供了较为实际的解决方案和思路,通过对芯片和测试平台的仿真、测试为复杂封装系统内的电磁干扰、信号串扰等问题提供了研究思路。最终验证了微波电路设计理论与工业制造所得实物电路之间的电气特性差异,对比所得关键传输路径上模型与实际测试结果得到模型参数偏差,实验结果数据可用于参数化模型的校准,为将来传输路径上参数化模型的拟合、封装设计误差分析、封装测试方法提供了一些研究基础。

全文目录

摘要  3-4
Abstract  4-7
第一章绪论  7-19
  1.1 系统级封装（System-in-Package）技术  7-12
    1.1.1 系统级封装概念  7-9
    1.1.2 系统级封装的地位和优势  9-12
  1.2 SIP的国内外发展状况  12-14
  1.3 SIP的研究领域  14-16
  1.4 SIP中的协同测试概念与本文工作介绍  16-19
第二章待测芯片结构与可测性设计  19-29
  2.1 待测芯片设计思路及用途  19-23
    2.1.1 光电互连系统  19-20
    2.1.2 激光驱动器（DRIVER）  20-21
    2.1.3 光接收机前端放大(TIA)  21-23
  2.2 发送端芯片（DRIVER）与接收端芯片（TIA）电路结构  23-25
    2.2.1 发送端电路结构  23-24
    2.2.2 接收端电路结构  24-25
  2.3 待测芯片中可测性设计  25-28
  2.4 小结  28-29
第三章测试平台与传输线设计  29-41
  3.1 Candence Allegro 的电路设计方法概述  29-30
    3.1.1 Candence allegro 的构成  29-30
    3.1.2 Cadence 设计流程  30
  3.2 芯片外围电路设计  30-33
    3.2.1 激光器驱动芯片的外围电路设计  30-32
    3.2.2 跨阻放大器（TIA）外围电路设计  32-33
  3.3 传输线设计与信号保护  33-39
    3.3.1 传输线理论  33-37
    3.3.2 传输线设计  37-39
  3.4 小结  39-41
第四章数字配置模块测试向量的生成  41-49
  4.1 数字配置模块的软硬件平台  41-43
    4.1.1 FPGA硬件平台  41-42
    4.1.2 FPGA软件平台  42-43
  4.2 配置逻辑实现方法  43-45
  4.3 仿真与测试结果  45-47
  4.4 小结  47-49
第五章关键路径仿真与协同测试  49-71
  5.1 ANSOFT HFSS的建模方法  49-54
    5.1.1 微波电路性能的评价依据  49-52
    5.1.2 HFSS的建模过程  52-54
  5.2 基于ANSOFT DESIGNER 关键路径仿真  54-66
    5.2.1 bondingwire 的仿真建模  54-58
    5.2.2 基板传输线的模型提取  58-61
    5.2.3 全系统仿真  61-63
    5.2.4 关键传输路径的仿真  63-66
  5.3 测试结果  66-71
第六章结束语  71-73
致谢  73-75
参考文献  75-77
研究成果  77-78

基于SIP的高速芯片协同测试

内容摘要

全文目录

相似论文