学位论文 > 优秀研究生学位论文题录展示

媒体数字信号处理器模拟器研究与实现

作　者: 海冰
导　师: 刘鹏
学　校: 浙江大学
专　业: 信息与通信工程
关键词: 模拟器交叉编译体系结构数字信号处理器
分类号: TP332
类　型: 硕士论文
年　份: 2009年
下　载: 18次
引　用: 1次
阅　读: 论文下载

内容摘要

现代处理器设计过程中,软件模拟器已经成为不可或缺的重要验证工具。与不使用模拟技术的计算机系统或处理器设计方法相比,软件模拟技术可以极大地降低设计成本和缩短设计周期。本实验室从事处理器设计已经多年,越发体验到软件模拟技术在工程设计中的重要性。鉴于早先开发的指令集模拟器在早期指令集设计中发挥了重要的作用,对于处理器体系结构的仿真主要依靠Verilog模型来实现,而利用该模型进行的仿真是非常耗时的。因此随着处理器设计的深入,为了快速反映处理器微结构的性能,本文以实际需求为出发点,参考现有的模拟器设计开发了针对嵌入式媒体数字信号处理器MediaDSP64(简称MD64)处理器的周期级模拟器SimMD64。通常开发一个微体系结构周期级软件模拟器是一项较为困难的工作,因此,本文在充分调研了国内外软件模拟技术的基础上,通过对比选择,确定以SimpleScalar模拟器为基础,开发出适合MD64处理器体系结构的周期级精确软件模拟器。一个完整的微体系结构周期级软件模拟器工具,不仅包括了模拟器本身,而且同时需要开发出相应的编译工具作为支持。因而在SimMD64的开发过程涉及了交叉编译工具链的开发与MD64处理器体系结构的建模,以及通用处理器模拟技术的应用等几个方面。SimMD64模拟器的开发做为本文的重点章节,依据第二章中提出的模拟器设计框架,从目标文件的加载、MMU功能模块的实现、TLB功能的模拟、cache模块的模拟、通用分支预测技术的采用直至MD64微体系结构的建模等几个方面,层层深入依次展开论述和介绍。通过图像、音视频编解码等媒体应用程序和数字信号处理应用程序在SimMD64模拟器上的评测结果与在MD64处理器的Verilog描述模型在ModelSim上评测结果进行的相似度对比实验,验证了SimMD64设计的可靠性--对富含分支指令和DMA操作的媒体应用程序模拟相似度达到76%以上,对于DSP kernel(无DMA操作,分支指令较少)应用程序的模拟相似度达到了96%以上。就模拟速度而言,进行指令集功能模拟,模拟速度可达到7.20M/s(每秒7.20兆条指令),进行周期级模拟速度可达0.52M/s。最后,通过具体实验提出了对MD64处理器设计的改进方案,为今后进一步开发多核模拟器打下了良好的基础。

全文目录

致谢  5-6
摘要  6-7
ABSTRACT  7-8
目录  8-10
第一章绪论  10-21
  1.1 课题背景及研究意义  10-11
  1.2 计算机体系结构软件模拟技术  11-13
    1.2.1 历史回顾  11-12
    1.2.2 模拟与仿真的区别  12-13
  1.3 主流模拟器简介  13-14
  1.4 体系结构软件模拟领域面临的问题及解决方案比较  14-19
    1.4.1 减少测试程序的输入参考集  15-16
    1.4.2 减少模拟运行的指令数  16-17
    1.4.3 技术比较  17-18
    1.4.4 提高模拟速度和精度技术小结  18-19
  1.5 本文的研究内容及组织结构  19-21
第二章 SIMMD64软件设计框架及工具链开发  21-39
  2.1 MediaDSP64特点及应用  21-22
  2.2 MediaDSP64指令集  22-25
  2.3 SimpleScalar模拟器简介  25-27
  2.4 基于SimpleScalar的相关研究  27-28
  2.5 SimMD64软件设计框架  28-30
  2.6 交叉编译工具链的开发  30-39
    2.6.1 交叉编译工具链  30
    2.6.2 交叉编译工具链制作  30-39
      2.6.2.1 交叉编译工具链的选择  31-33
      2.6.2.2 GCC对助64处理器的支持  33-35
      2.6.2.3 GNU Binutils的移植  35-38
      2.6.2.4 标准函数库的支持  38-39
第三章 SIMMD64设计及实现  39-77
  3.1 MD64指令集的模拟实现  39-41
  3.2 二进制目标文件的文件加载  41-49
    3.2.1 ELF文件格式  42-45
    3.2.2 第一种加载方案(Execution View)  45-46
    3.2.3 第二种加载方案(Linking View)  46-49
  3.3 MMU功能模块的模拟  49-55
    3.3.1 MD64处理器地址空间  50-51
    3.3.2 SimMD64地址空间模拟  51
    3.3.3 MD64 TLB功能模拟  51-55
      3.3.3.1 一级TLB  52-53
      3.3.3.2 二级TLB  53-54
      3.3.3.3 SimMD64对TLB的模拟实现  54-55
  3.4 Cache模块的模拟  55-57
  3.5 分支预测技术的采用  57-63
    3.5.1 基本分支预测技术  58-62
    3.5.2 SimMD64分支预测技术模拟  62-63
  3.6 MD64微体系结构的实现  63-77
    3.6.1 MD64流水线结构  64-66
    3.6.2 SimMD64对MD64流水线的模拟  66-77
      3.6.2.1 流水线模型  66-67
      3.6.2.2 模拟器中主要数据结构  67-69
      3.6.2.3 执行功能单元模型  69-71
      3.6.2.4 各流水级实现  71-77
第四章 SIMMD64模拟器评测  77-87
  4.1 实验环境与方法  77-79
  4.2 SimMD64实验结果  79-87
总结展望  87-88
参考文献  88-92

媒体数字信号处理器模拟器研究与实现

内容摘要

全文目录

相似论文