学位论文 > 优秀研究生学位论文题录展示

梯形图并行编译研究及其在FPGA上的实现

作　者: 罗奎
导　师: 严义
学　校: 杭州电子科技大学
专　业: 计算机系统结构
关键词: 可编程逻辑控制器梯形图并行编译 VHDL
分类号: TP273
类　型: 硕士论文
年　份: 2014年
下　载: 2次
引　用: 0次
阅　读: 论文下载

内容摘要

可编程逻辑控制器（Programmable Logic Controller, PLC）被广泛用于解决复杂的工业控制问题，LD梯形图是其编程语言之一。高速高精度一直是PLC的性能追求，但由于PLC使用微控制器作为核心，遵循冯诺依曼体系，所以要提高响应速度就必须降低扫描周期，选择使用更高主频的CPU是一种直接方法，但是这样仅将问题转移到了CPU的瓶颈上。借鉴GPU的思想，对控制程序的执行结构作分析改进，将程序串行执行体系提升为并行执行的体系，选择具有程序并发执行特性的VHDL语言，开发纯硬件hardware PLC是一种可行方法。通过研读国内外研究学者有关PLC并行编译、LD/Petri网向逻辑电路转换等论文，参考部分理论基础，该课题提出一种指令并行化执行的PLC实现方案，初步设计了系统的硬件结构组织形式并着力于其核心控制器的实现。具体设计内容包含如下：（1）提出LD向VHDL转换的总体思路，如构建同比于三段式扫描机制的VHDL控制程序框架；将LD抽象为逻辑表达式集合，每个表达式对应一个单输出梯级，设计算法实现逻辑表达式集合向VHDL代码的转换。（2）对LD整体进行分析。讨论其存在的依赖关系及分解方法,从而建立LD并发执行模型，为并行PLC奠定基础。（3）对LD局部进行分析。参考有向图理论，将每个梯级抽象为AOV图，设计专用算法实现AOV图到布尔逻辑表达式的转换，得到每个梯级的初步逻辑表达式，所有梯级的逻辑表达式及其位置信息共同构成LD的完整逻辑表达。（4）在hardware PLC上实现LD的指令集。将LD的指令集按照执行机制的差异划分为以下四大类：流程控制指令（跳转指令等）、基本指令（置位/复位指令等），常用指令（定时器、计数器等）、功能指令（传送指令、算术/逻辑运算指令等），并说明各类指令的不同VHDL设计实现方法。（5）建立LD到VHDL转化的语法规则库、词法规则库。以上5个部分相结合可得到LD对应的VHDL控制程序，将程序下载至FPGA等芯片上，即可实现纯硬件逻辑的hardwarePLC。对于LD的并行编译及硬件逻辑实现问题，国内外还没有成熟的设计方案。指令并行执行的PLC系统，仍处于初级探索阶段，离商业化应用还有较大距离。该课题提出一种基于VHDL语言的、指令并行的hardware PLC的实现方法，希望对此领域的进一步研究具有一定的参考价值。

全文目录

摘要  5-6
ABSTRACT  6-8
目录  8-10
第一章绪论  10-17
  1.1 可编程控制器概述  10-13
    1.1.1 PLC 起源及应用  10-11
    1.1.2 PLC 发展历程及趋势  11-13
  1.2 课题国内外研究现状  13-15
  1.3 课题的研究内容和意义  15-16
  1.4 课题的组织结构  16-17
第二章研究相关技术  17-23
  2.1 PLC 技术简述  17-18
  2.2 梯形图运行机制  18-19
  2.3 EDA 技术与 FPGA 开发基础  19-21
    2.3.1 EDA 技术  19
    2.3.2 FPGA 开发基础  19-21
  2.4 VHDL 语言概述  21-23
第三章基于 FPGA 平台的并行 PLC 系统总体设计  23-36
  3.1 总体设计思路  23-26
    3.1.1 hardware PLC 系统硬件结构  24-25
    3.1.2 hardware PLC 系统主要开发技术  25-26
  3.2 hardware PLC 系统的 EDA 设计  26-31
    3.2.1 hardware PLC 运行机制分析  27
    3.2.2 构建 PLC 控制程序的 VHDL 框架  27-31
  3.3 LD-VHDL 编译器实现方案  31-36
    3.3.1 LD-VHDL 编译器设计思路  31-33
    3.3.2 梯形图到逻辑表达式的转换  33-34
    3.3.3 逻辑表达式到 VHDL 的转换  34-36
第四章并行层次分解及逻辑表达式生成  36-46
  4.1 梯形图的依赖关系定义  36-37
  4.2 梯形图的并行层次分析  37-42
    4.2.1 控制依赖转化为数据依赖  37-39
    4.2.2 数据依赖分析  39-41
    4.2.3 数据依赖分解实现  41-42
  4.3 梯形图的 AOV 图抽象表示  42-43
  4.4 AOV 图向布尔逻辑表达式的转换  43-46
    4.4.1 梯形图中的布尔逻辑  43
    4.4.2 梯级的布尔逻辑表达式生成  43-46
第五章梯形图指令集的 VHDL 实现  46-57
  5.1 梯形图指令集  46-48
  5.2 构建 hardware PLC 的 VHDL 指令集  48-52
    5.2.1 LD 基本指令的 VHDL 实现  48
    5.2.2 LD 功能指令的 VHDL 实现  48-50
    5.2.3 VHDL 元件库  50-52
  5.3 梯形图转 VHDL 规则库  52-57
    5.3.1 词法规则库  53
    5.3.2 基本指令转 VHDL 语法规则库  53-54
    5.3.3 功能指令转 VHDL 语法规则库  54-57
第六章并行 PLC 系统功能测试  57-63
  6.1 LD 程序实例  57-59
  6.2 LD_VHDL 转化分析  59-63
第七章结论和展望  63-65
  7.1 工作总结  63
  7.2 展望  63-65
致谢  65-66
参考文献  66-70
附录  70-71
详细摘要  71-74

梯形图并行编译研究及其在FPGA上的实现

内容摘要

全文目录

相似论文