学位论文 > 优秀研究生学位论文题录展示

基于衬底驱动的CMOS带隙基准电压源的分析与设计

作　者: 李沁莲
导　师: 陈向东
学　校: 西南交通大学
专　业: 微电子学与固体电子学
关键词: 衬底驱动放大器 带隙基准电压源 CMOS工艺
分类号: TN432
类　型: 硕士论文
年　份: 2011年
下　载: 100次
引　用: 0次
阅　读: 论文下载
 

内容摘要


随着集成电路工艺的发展,在开关电源中采用片内集成带隙基准电压源实现稳定的电压基准的做法已经非常普遍。基准源就是能提供高精度和高稳定度基准量的内部电源。基准参考源的性能和开关电源系统的性能息息相关。开关电源内部的带隙基准模块必须对电源电压的变化有较好的抑制能力,如果带隙基准模块对电源噪声抑制能力不足,这种噪声就会通过基准电压耦合到电源系统的输出电压中。除了电源抑制比之外,输出电压的温度稳定性也是基准电压源一个重要的性能指标。另外许多应用要求电路能和标准CMOS工艺兼容。基于以上思想,本文提出了一种2V电源供电的基于衬底运放的带隙基准。此带隙基准采用自偏置的共源共栅衬底驱动运放,克服了传统晶体管二级运放共模电压过高或过低的缺点；采用增加了负反馈的共源共栅输出级,提高了整体电路的电源抑制比(PSRR, Power Supply Rejection Ratio);采用受电源电压影响较小的偏置电路结构,降低了电源电压对带隙基准电路的影响；采用电流平方电路实现电路的二阶补偿,有效的降低了带隙基准输出电压的温度系数,并克服了传统二阶补偿电路与标准CMOS工艺不兼容的缺点。电路采用TSMC 0.25um CMOS工艺,正常工作的电源电压为1.8～5V。用HSPICE对电路进行了仿真,结果显示：2V的电源电压和室温下,低频电源抑制比为-92.5dB,整体电路的静态功耗为1.674mW。室温时,当电源电压从1.8V到5V变化时,电源电压调整率为0.406mV/V。2V电源供电的情况下,在-40℃～125℃的温度范围内,带隙基准输出电压的温度系数为6.67ppm/℃。输出电压为1.267V。结果表明,电路性能良好。随着集成电路工艺的特征尺寸不断减低,模拟电路的工作电压也在持续降低,这就对低压带隙基准电路提出了要求。针对这个问题,本文提出了一种亚1V电源供电的CMOS带隙基准电压源。此带隙基准采用衬底驱动运算放大器,使电源电压能低于1V；采用适合低压应用的分段线性补偿电路,有效的降低了温度系数。电路采用TSMC 0.25um CMOS工艺,正常工作的电源电压为0.8～1.8V。用HSPICE对电路进行了仿真,结果显示：0.9V的电源电压和室温下,低频电源抑制比为-45dB,整体电路的静态功耗为61.52uW。室温时,当电源电压从0.8V到1.8V变化时,电源电压调整率为3.71mV/V。0.9V电源供电的情况下,在-15℃～135℃的温度范围内,带隙基准输出电压的温度系数为11.11ppm/℃。结果表明,电路性能良好。

全文目录


摘要  6-7
Abstract  7-11
第1章 绪论  11-15
  1.1 研究课题的背景  11-12
  1.2 课题的国内外研究现状和意义  12-13
  1.3 本文的结构安排  13-15
第2章 带隙基准电压源的理论基础  15-37
  2.1 带隙基准电压源的基本原理概述  15-18
    2.1.1 带隙基准电压源的MOSFET实现  15-16
    2.1.2 带隙基准电源的BJT实现  16-18
  2.2 带隙基准电压源的性能指标  18-20
  2.3 带隙基准电压源的结构类型  20-35
    2.3.1 核心电路的实现方式  20-25
    2.3.2 提高电源抑制比的方法  25-27
    2.3.3 高阶补偿方法  27-35
  2.4 器件的CMOS工艺实现  35-37
第3章 一种2V电源供电的CMOS带隙基准电压源  37-53
  3.1 带隙基准电压源的电路结构分析  37-49
    3.1.1 核心电路的实现  37-38
    3.1.2 运算放大器的设计  38-44
    3.1.3 补偿方式的选择  44-46
    3.1.4 偏置电路的设计  46-47
    3.1.5 启动电路的设计  47-48
    3.1.6 整体电路结构图  48-49
  3.2 仿真验证与分析  49-51
    3.2.1 温度特性仿真  49-50
    3.2.2 电源抑制比仿真  50
    3.2.3 瞬态特性仿真  50-51
    3.2.4 电源调整率仿真  51
  3.3 本章小结  51-53
第4章 一种亚1V电源供电的带隙基准电压源  53-64
  4.1 带隙基准电压源的电路结构分析  53-60
    4.1.1 核心电路的实现  53-55
    4.1.2 运算放大器的设计  55
    4.1.3 补偿方式的选择  55-58
    4.1.4 启动电路的设计  58
    4.1.5 整体电路结构图  58-60
  4.2 仿真验证与分析  60-63
    4.2.1 温度特性仿真  60-61
    4.2.2 电源抑制比仿真  61-62
    4.2.3 瞬态特性仿真  62
    4.2.4 电源调整率仿真  62-63
  4.3 本章小结  63-64
结论  64-66
  1.本文主要工作总结  64-65
  2.主要问题和后续工作  65-66
致谢  66-67
参考文献  67-70
附录  70-72
  1.2V电源供电的CMOS带隙基准电压源参数  70-71
  2.亚1V带隙基准电压源参数  71-72
攻读硕士学位期间发表的论文  72

相似论文

  1. 一种低电压无刷直流振动电机驱动芯片设计,TM33
  2. 片上磁敏式霍尔传感器失调和噪声消除技术的研究,TP212
  3. 适用于射频识别标签的低功耗存储器电路研究,TP333
  4. 射频功率放大器设计,TN722.75
  5. 0.6μm CMOS 622Mb/s高速分接器设计,TN432
  6. 射频有源CMOS带通滤波器的分析与实现,TN713
  7. 基于片上天线的无源超高频射频识别标签的射频前端设计,TP391.44
  8. 标准CMOS工艺硅基LED器件设计及实验分析,TN312.8
  9. 用于光互连的高速光接收机前端放大电路设计,TN722
  10. 基于CMOS工艺的低噪声放大器与混频器设计,TN773
  11. 全差分低噪声运算放大器的研究与设计,TN722.77
  12. 折叠插值模拟数字转换器的研究,TN792
  13. 基于标准CMOS工艺的非易失性存储器的研究,TP333
  14. 电源芯片中CMOS带隙基准源与微调的设计与实现,TN432
  15. CMOS全差分低噪声运算放大器的研究与设计,TN722.77
  16. 标准数字CMOS工艺下高速流水线模数转换器的研究与设计,TN792
  17. 125 kHz射频识别芯片调制电路的设计,TN761
  18. CMOS低噪声放大器的设计,TN722.3
  19. CMOS细胞膜电位和pH值传感芯片的设计与研究,TP212.6
  20. CMOS高速锁相环设计,TN402

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路（IC） > 半导体集成电路（固体电路） > 场效应型
© 2012 www.xueweilunwen.com