学位论文 > 优秀研究生学位论文题录展示

LPDDR2 SDRAM控制器的设计与验证

作 者: 葛洪利
导 师: 陈军宁;吴秀龙
学 校: 安徽大学
专 业: 电路与系统
关键词: LPDDR2 SDRAM VMM 软硬件协同仿真
分类号: TP333
类 型: 硕士论文
年 份: 2011年
下 载: 32次
引 用: 1次
阅 读: 论文下载
 

内容摘要


随着人们在商务和娱乐活动中对电子设备的移动、便携性的需求越来越强烈,电子设备中内存芯片的高存储密度和低功耗也越来越受到关注。LPDDR2 SDRAM作为JEDEC组织新发布的低功耗内存标准,具备高性能、低能耗、高存储密度的优点,为移动设备产业提供了一种新型内存,为性能要求较高的移动便携式电子设备提供了一种新的解决方案。本文在对LPDDR2 SDRAM的标准进行深入研究的基础上,设计了一款兼容LPDDR2 SDRAM接口规范,并支持标准的LPDDR2 SDRAM命令的控制器。首先,根据所要实现的功能指标对控制器的总体结构进行了设计,然后依据每个子模块的作用对其进行详细设计。在对命令调度模块的设计中采用了Bank交叉存取和Activate/Precharge命令隐藏的方法来提高总线的利用率。此外,为了便于对所设计的控制器进行仿真和验证,本论文采用Altera公司的QuartusII软件生成了满足LPDDR2 SDRAM接口要求的基于FPGA的PHY。在QuartusII软件中,通过使用MegaWizard Plug-In Manager功能来对Altera库中的宏单元进行定制,然后使用定制的宏单元组成所要求的PHY。最后,本文采用了基于VMM方法学的模块级验证和基于软硬件协同仿真的系统级验证这两种常用的验证方法来确保所设计的控制器功能的正确性。在仿真和验证结束后,对验证的结果和仿真波形进行了分析,所设计的控制器在功能和时序上是兼容LPDDR2 SDRAM标准的。

全文目录


摘要  3-4
Abstract  4-5
目录  5-8
第一章 引言  8-19
  1.1 论文的研究背景  8-15
    1.1.1 低功耗SDRAM的发展和特性  8-11
    1.1.2 LPDDR2 SDRAM的新特性  11-15
  1.2 本论文所做的主要工作  15-16
  1.3 所设计的控制器的特点  16-17
  1.4 本论文的研究意义  17-18
  1.5 论文结构  18-19
第二章 LPDDR2 SDRAM基本操作命令  19-31
  2.1 LPDDR2 SDRAM的存储结构和原理  19-20
  2.2 LPDDR2上电和初始化过程  20-21
  2.3 模式寄存器的配置  21-22
  2.4 LPDDR2 SDRAM的主要访问操作命令  22-31
    2.4.1 行激活(Activate)  26
    2.4.2 突发读操作(Burst Read)  26-28
    2.4.3 突发写操作(Burst Write)  28-29
    2.4.4 刷新(Refresh)操作  29-31
第三章 LPDDR2 SDRAM控制器的设计  31-56
  3.1 LPDDR2 SDRAM控制器的设计指标  31
  3.2 LPDDR2 SDRAM控制器的整体架构的搭建  31-35
  3.3 初始化模块  35-37
  3.4 地址映射模块  37-39
    3.4.1 地址映射方式介绍  37-38
    3.4.2 不同地址映射方式的分析  38-39
  3.5 配置与控制模块的设计  39-42
    3.5.1 模式控制状态机的设计  40-41
    3.5.2 Auto-Refresh控制  41-42
  3.6 命令调度模块的设计  42-50
    3.6.1 命令仲裁模块_1  42-43
    3.6.2 Bank管理单元  43-45
    3.6.3 读写等命令调度模块  45-47
    3.6.4 Activate命令调度模块  47-48
    3.6.5 Precharge命令调度模块  48
    3.6.6 Bank交叉存取和Activate/Precharge命令的隐藏  48-49
    3.6.7 命令仲裁模块_2  49-50
  3.7 命令执行模块的设计  50-52
  3.8 重排序模块的设计  52
  3.9 基于FPGA的PHY的生成  52-56
    3.9.1 PHY的整体结构  52-53
    3.9.2 PHY内部子模块的生成  53-55
    3.9.3 PHY对SDRAM的信号输出  55-56
第四章 LPDDR2 SDRAM控制器功能验证  56-73
  4.1 所需验证的功能点  56-57
  4.2 基于VMM的模块验证  57-63
    4.2.1 基于VMM的验证环境介绍  58-60
    4.2.2 可配置寄存器的复位值和读写操作验证  60
    4.2.3 总线接口功能验证  60-62
    4.2.4 可配的Burst length和Address mapping方式验证  62
    4.2.5 对Self-Refresh、Power Down、Deep Power Down、Reset、MRR、MRW等功能的验证  62-63
    4.2.6 地址遍历的验证  63
  4.3 软硬件协同仿真的系统级验证  63-66
    4.3.1 SOC仿真验证平台介绍  63-64
    4.3.2 地址遍历的验证  64-65
    4.3.3 其它功能的验证  65-66
  4.4 验证结果总结  66-67
  4.5 仿真波形分析  67-73
第五章 总结和展望  73-75
  5.1 总结  73-74
  5.2 展望  74-75
参考文献  75-78
致谢  78-79
攻读学位期间发表的学术论文  79

相似论文

  1. 基于SystemVerilog的URAT模块功能验证,TN402
  2. 数据路由系统基于System Verilog语言的验证,TN402
  3. 面向可重构阵列结构的任务调度算法研究,TN791
  4. 基于ARCA3平台ISS的协同验证环境的设计与实现,TP337
  5. 基于AMBA总线的SoC通用平台搭建及其System Verilog验证研究,TN47
  6. MPEG-2视频解码器的接口转换及软硬件协同仿真设计,TN764
  7. 基于VMM的SoC验证环境的研究与实现,TN47
  8. 基于EOS芯片MAC模块的EDA验证,TN402
  9. 高速视频解码器设计研究,TN764
  10. 对图象信号处理系统中图象增强模块的设计及基于VMM的验证,TP391.41
  11. 高清多媒体接口发送端芯片HDMI Tx设计方法,TN402
  12. 基于VMM的缓存管理模块的验证,TN402
  13. 基于VMM验证方法的研究,TN402
  14. 对“缓存管理”逻辑进行EDA验证,TN402
  15. 一种远程SoC仿真验证加速器的设计与实现,TN47
  16. 基于VMM覆盖率导向验证方法的研究和应用,TN402
  17. 媒体处理器的设计和验证研究,TP332
  18. 基于VMM验证方法学的SD卡模块级验证,TN47
  19. 多通道音乐波表合成器电路的设计与实现,TN912.3
  20. 可重配置的时钟精确嵌入式处理器仿真平台的研究,TP391.9

中图分类: > 工业技术 > 自动化技术、计算机技术 > 计算技术、计算机技术 > 电子数字计算机(不连续作用电子计算机) > 存贮器
© 2012 www.xueweilunwen.com